IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Shigeo SATOH, et al. Group Art Unit: Not Yet Assigned

Serial No.: Not Yet Assigned Examiner: Not Yet Assigned

Filed: August 27, 2003

For: SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Date: August 27, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-254672, filed August 30, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

William L. Brooks Attorney for Applicants Reg. No. 34,129

Wellser

WLB/jaz Atty. Docket No. **031030** Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

23850

PATENT TRADEMARK OFFICE

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月30日

出 願 番 号

Application Number:

特願2002-254672

[ST.10/C]:

[JP2002-254672]

出願人

Applicant(s):

富士通株式会社

2003年 2月 7日

特許庁長官 Commissioner, Japan Patent Office 太田信一郎

【書類名】

特許願

【整理番号】

0240605

【提出日】

平成14年 8月30日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/00

【発明の名称】

半導体装置及びその製造方法

【請求項の数】

10

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

佐藤 成生

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

加勢 正隆

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100090273

【弁理士】

【氏名又は名称】

國分 孝悦

【電話番号】

03-3590-8901

【手数料の表示】

【予納台帳番号】

035493

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9908504

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 半導体基板の上方にゲート電極をパターン形成する第1の工程と、

前記ゲート電極の両側面のみを覆うサイドウォールを形成する第2の工程と、 前記サイドウォールの上部位を除去し、前記ゲート電極の両側面の一部を露出 させる第3の工程と、

前記ゲート電極に前記半導体基板の表面に対して斜めに不純物を導入する第4 の工程と

を含むことを特徴とする半導体装置の製造方法。

【請求項2】 前記第4の工程における前記斜めからの不純物導入を方向を変えて複数回行うことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記第4の工程において前記サイドウォールの上部位を除去する際に、前記サイドウォールと前記半導体基板に形成された素子分離構造とのエッチングレートを相異ならしめるように、前記サイドウォールと前記素子分離構造とを相異なる材質で形成することを特徴とする請求項1又は2に記載の半導体装置の製造方法。

【請求項4】 前記第4の工程の後、前記サイドウォールを再び前記ゲート電極の両側面を覆う大きさに形成することを特徴とする請求項1~3のいずれか1項に記載の半導体装置の製造方法。

【請求項5】 前記第4の工程において、前記ゲート電極の両側におけるソース/ドレイン形成部位を前記斜めからの不純物導入から保護する寸法の開口を有するマスクを形成し、前記斜めからの不純物導入を行うことを特徴とする請求項1~4のいずれか1項に記載の半導体装置の製造方法。

【請求項6】 前記第1の工程の後、前記第2の工程の前に、前記ゲート電極の両側におけるソース/ドレイン形成部位に不純物を浅く導入する第5の工程と、

前記第2の工程の後、前記ソース/ドレイン形成部位に不純物を深く導入する

第6の工程と

を更に含むことを特徴とする請求項 $1\sim 5$ のいずれか1 項に記載の半導体装置の製造方法。

【請求項7】 半導体基板の上方にゲート電極をパターン形成する第1の工程と、

前記ゲート電極を露出させる開口を有するマスクを形成する第2の工程と、

前記ゲート電極に前記半導体基板の表面に対して斜めに不純物を導入する第3 の工程と

を含み、

前記第2の工程において、前記マスクの前記開口を、前記ゲート電極の両側に おけるソース/ドレイン形成部位を前記斜めからの不純物導入から保護する寸法 に形成することを特徴とする半導体装置の製造方法。

【請求項8】 ゲート電極及びソース/ドレインを有する半導体装置であって、

前記ゲート電極の両側面の下部位のみを覆うサイドウォールを含み、

前記ゲート電極の露出表面にシリサイド膜が形成されており、

前記ゲート電極は前記ソース/ドレインと同一導電型の不純物を含有し、前記ゲート電極の不純物濃度が、前記ソース/ドレインの不純物濃度よりも高いことを特徴とする半導体装置。

【請求項9】 前記シリサイド膜は、前記ゲート電極の上面から両側面の上部位にかけて形成されていることを特徴とする請求項8に記載の半導体装置。

【請求項10】 前記サイドウォールは、酸化膜のみからなることを特徴とする請求項8又は9に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ゲート、ソース/ドレインを有する半導体装置及びその製造方法に関し、特にCMOSトランジスタに適用して好適である。

[0002]

【従来の技術】

通常、CMOSトランジスタにおいて、nチャネルのMOSトランジスタ(n MOSトランジスタ)には、多結晶シリコンにn型不純物がドープされてなるゲート電極が用いられている。これは、しきい値電圧を所望の値に制御し易いためである。しかしながら、このゲート電極に正の電圧を印加してnMOSトランジスタをオン状態にすると、ゲート電極のゲート絶縁膜との界面近傍で、多結晶シリコンのバンドが曲がり空乏層が形成される。このように空乏層が形成させると、ゲート容量が低減してオン電流が減少する。ゲート容量の減少を抑えるには、ゲート絶縁膜との界面近傍におけるゲート電極中のn型不純物濃度を高める必要がある。

[0003]

このことは、pチャネルのMOSトランジスタ(pMOSトランジスタ)においても同様であり、多結晶シリコンにp型不純物がドープされてなるゲート電極が用いられており、オン状態でゲート容量の低下を抑えるには、ゲート絶縁膜との界面近傍におけるゲート電極中のp型不純物濃度を高める必要がある。

[0004]

【発明が解決しようとする課題】

上述のようなnMOS, pMOSトランジスタを作製するには、ソース/ドレインを形成する際に、マスクとなるゲート電極にも同時に不純物をイオン注入する手法が採られている。

[0005]

ゲート容量の減少を抑えるには、ゲート空乏化を抑制することを要し、このためには、ソース/ドレインとゲート電極に同時に導入する不純物のドーズ量を増加させる必要がある。しかしながら、これによりゲート電極中の不純物濃度は高くなるが、ソース/ドレインの不純物濃度も高くなり、ソース/ドレイン域の不純物が横方向に拡がり、短チャネル効果の劣化を招くという問題がある。

[0006]

この問題に対処する一手法として、ゲート電極の高さを低く形成することにより、ゲート電極中に導入される不純物の量は同じであっても、不純物濃度を高め

ることは可能である。ところがこの場合、ゲート電極が低くなり過ぎると、当該 ゲート電極に注入された不純物がチャネルに突き抜け、しきい値電圧が変動する という問題が発生する。このため、ゲート電極の高さを低くする手法には限界が ある。

[0007]

そこで本発明は、ソース/ドレインの不純物濃度を増加させることなくゲート電極中の不純物濃度を高め、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念することなく、ゲート容量とともに短チャネル効果をも向上させ、信頼性の高い半導体装置及びその製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】

本発明者は、鋭意研究・検討を行った結果、以下に示す発明の諸態様に想到した。

[0009]

本発明の半導体装置の製造方法は、半導体基板の上方にゲート電極をパターン 形成する第1の工程と、前記ゲート電極の両側面のみを覆うサイドウォールを形 成する第2の工程と、前記サイドウォールの上部位を除去し、前記ゲート電極の 両側面の一部を露出させる第3の工程と、前記ゲート電極に前記半導体基板の表 面に対して斜めに不純物を導入する第4の工程とを含む。

[0010]

本発明の半導体装置の製造方法は、半導体基板の上方にゲート電極をパターン 形成する第1の工程と、前記ゲート電極を露出させる開口を有するマスクを形成 する第2の工程と、前記ゲート電極に前記半導体基板の表面に対して斜めに不純 物を導入する第3の工程とを含み、前記第2の工程において、前記マスクの前記 開口を、前記ゲート電極の両側におけるソース/ドレイン形成部位を前記斜めか らの不純物導入から保護する寸法に形成する。

[0011]

本発明の半導体装置は、ゲート電極及びソース/ドレインを有する半導体装置であって、前記ゲート電極の両側面の下部位のみを覆うサイドウォールを含み、

前記ゲート電極の露出表面にシリサイド膜が形成されており、前記ゲート電極は 前記ソース/ドレインと同一導電型の不純物を含有し、前記ゲート電極の不純物 濃度が、前記ソース/ドレイン不純物濃度よりも高い。

[0012]

【発明の実施の形態】

-本発明の基本骨子-

先ず、本発明の主要構成をなす基本骨子について説明する。

本発明者は、前記課題を解決するために、ゲート電極の不純物濃度がソース/ドレインの不純物濃度よりも高い構成の半導体装置に想到し、これを実現する具体的手法として、以下で説明する製造方法を案出した。

[0013]

(第1の手法)

第1の手法の主要原理を図1に示す。

先ず、ゲート電極102の両側面にサイドウォール103を形成する。このとき、半導体基板101のゲート電極102及びサイドウォール103の両側がそれぞれソース/ドレイン形成領域(S/D領域)104となる。

[0014]

続いて、サイドウォール103をオーバーエッチングして、ゲート電極102 の両側面の上部位を露出させる。このとき、ゲート電極102は、その上面から 両側面の上部位にかけて表面が露出した状態とされる。

[0015]

そして、ソース/ドレインと同一導電型の不純物を半導体基板101の表面に対して斜めに注入し、ゲート電極102の露出面に不純物を導入する。

このとき、ゲート電極102には上面及び一側面の上部位の双方に、不純物導入がなされる(図中、102aで示す)。多結晶シリコン中では不純物の拡散が速いので、その後のアニール処理により不純物は素早く拡散し、多結晶シリコン中の不純物分布は均一になる。即ちこのとき、ほぼ2回分のイオン注入に相当し、垂直方向のイオン注入の場合に比べて、斜め方向のイオン注入を追加することにより、ゲート絶縁膜界面の不純物濃度が高くなる。

[0016]

これに対して、S/D領域104にはその一方に1回分の不純物導入がなされ(図中、104aで示す)、他方には導入されないか、或いは若干導入される(この場合を、図中、104bで示す)ものの、殆ど影響はない。

[0017]

従って、この斜めイオン注入を方向を変えて複数回(例えば、ゲート電極102のゲート幅方向(以下、ゲート長に対して垂直方向と呼ぶ。)に対向する2方向に1回ずつ、ゲート長方向(以下、ゲート長に対して水平方向と呼ぶ。)に対向する2方向に1回ずつ)行うことにより、ゲート電極102の不純物濃度をS/D領域104の不純物濃度より所望に高く制御できる。

[0018]

(第2の手法)

第2の手法の主要原理を図2に示す。

ここでは、ゲート電極102を露出させ、S/D領域104を前記斜めイオン 注入から保護(防御)する寸法の開口105aを有するレジストマスク105を 形成し、この状態で前記斜めイオン注入を行う。この場合も、方向を変えて複数 回の前記斜めイオン注入を実行する。

[0019]

このとき、ゲート電極102には上面及び一側面の上部位の双方に、不純物導入がなされる(図中、102aで示す)。多結晶シリコン中では不純物の拡散が速いので、その後のアニール処理により不純物は素早く拡散し、多結晶シリコン中の不純物分布は均一になる。即ちこのとき、ほぼ2回分のイオン注入に相当し、垂直方向のイオン注入の場合に比べて、斜め方向のイオン注入を追加することにより、ゲート絶縁膜界面の不純物濃度が高くなる。

[0020]

これに対して、一対のS/D領域104はレジストマスク105により保護されているため、不純物導入が防止される。

[0021]

このように、ゲート電極102中の不純物濃度を高めても、 S/D領域104

には影響せず不純物濃度は増加しないため、確実に短チャネル効果の悪化が抑止 される。

[0022]

なおこの場合、図3に示すように、第1の手法のように、サイドウォール103をオーバーエッチングしてゲート電極102の両側面の上部位を露出させた後、第2の手法のように、S/D領域104を前記斜めイオン注入から保護(防御)する寸法の開口105aを有するレジストマスク105を形成し、この状態で前記斜めイオン注入を行うようにしても良い。これにより、更に確実にゲート電極102のみに不純物を導入することができる。

[0023]

- 具体的な諸実施形態-

上述した本発明の基本骨子を踏まえ、本発明をCMOSトランジスタに適用した具体的な諸実施形態について図面を参照しながら詳細に説明する。

[0024]

(第1の実施形態)

図4~図8は、第1の実施形態のCMOSトランジスタの製造方法を工程順に 示す概略断面図である。

先ず、図4 (a) に示すように、p型のシリコン半導体基板1の素子分離領域に溝を形成し、当該溝内にシリコン酸化物等の絶縁物を埋め込み、CMP法等により表面を平坦化して、STI(Shallow Trench Isolation)素子分離構造2を形成する。これにより、半導体基板1上で素子活性領域、ここではn型MOS領域11及びp型MOS領域12が画定される。

[0025]

続いて、図4(b)に示すように、p型MOS領域12を覆うレジストマスク 13を形成し、n型MOS領域11にp型不純物をイオン注入し、nウェル3及 び基板表層にチャネルストッパー層(不図示)を形成する。

[0026]

続いて、レジストマスク13を灰化処理等により除去した後、図4(c)に示すように、n型MOS領域11を覆うレジストマスク14を形成し、p型MOS

領域12にn型不純物をイオン注入し、pウェル4及び基板表層にチャネルストッパー層(不図示)を形成する。

[0027]

続いて、レジストマスク14を灰化処理等により除去した後、図4(d)に示すように、ウェル3, 4及びチャネルストッパー層の不純物導入により生じた欠陥を回復させるため、半導体基板1をアニール処理(RTA (Rapid Thermal Anneal)、1000 \mathbb{C} 、3 秒)する。

[0028]

į.

続いて、図5(a)に示すように、熱酸化法により半導体基板1の表面に薄い ゲート絶縁膜5を形成した後、図5(b)に示すように、CVD法によりノンド ープの多結晶シリコン膜15を堆積する。

[0029]

続いて、図5 (c)に示すように、多結晶シリコン膜15及びゲート絶縁膜5をフォトリソグラフィー及びこれに続くドライエッチングによりパターニングし、n型,p型MOS領域11,12のゲート絶縁膜5上にそれぞれ高さが100nm程度、ゲート長が50nm程度のゲート電極6a,6bをそれぞれ形成する。ここで、多結晶シリコン膜15に事前に不純物を導入しないのは、n型不純物を導入した多結晶シリコンとp型不純物を導入した多結晶シリコンとではエッチングレートが異なり、n,pMOSトランジスタの各ゲート電極を同時に形成することが難しいためである。

[0030]

続いて、図5(d)に示すように、p型MOS領域12を覆うレジストマスク16を形成し、n型MOS領域11にn型不純物、ここでは砒素(As)を加速エネルギーが5 k e V、ドーズ量が $6 \times 10^{14}/c$ m 2 の条件で垂直入射にてイオン注入するとともに、p型不純物、ここではホウ素(B)を加速エネルギーが10 k e V、ドーズ量が $8 \times 10^{12}/c$ m 2 の条件で入射角30° で4 方向からイオン注入し、n型エクステンション層7 a 及びp型ポケット層8 a を形成する

[0031]

続いて、レジストマスク16を灰化処理等により除去した後、図6(a)に示すように、n型MOS領域11を覆うレジストマスク17を形成し、p型MOS領域12にp型不純物、ここではホウ素(B)を加速エネルギーが0.5keV、ドーズ量が $6 \times 10^{14}/c$ m^2 の条件で垂直入射にてイオン注入するとともに、n型不純物、ここでは砒素(As)を加速エネルギーが50keV、ドーズ量が $6 \times 10^{12}/c$ m^2 の条件で入射角30°で4方向からイオン注入し、p型エクステンション層7b及びn型ポケット層8bを形成する。

[0032]

Ĺ

続いて、図6(b)に示すように、レジストマスク17を灰化処理等により除去した後、エクステンション層7a,7b及びポケット層8a,8bの不純物導入により生じた欠陥を回復させるため、半導体基板1をアニール処理(RTA、1000℃、1秒)する。

[0033]

続いて、図7(a)に示すように、CVD法により全面にシリコン酸化膜(不図示)を堆積し、これを全面異方性エッチングすることにより、ゲート電極6a,6bの両側面のみにシリコン酸化膜を残し、最大幅が80nm程度のサイドウォール9a,9bをそれぞれ形成する。

[0034]

続いて、図7(b)に示すように、 $p型MOS領域12を覆うレジストマスク18を形成し、<math>n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが8keV、ドーズ量が4.<math>5\times10^{15}/cm^2$ 、注入角度(基板表面に対して垂直方向の場合を 0° となる。)が 0° の条件でイオン注入し、n型ソース/ドレイン10aを形成する。このとき同時に、ゲート電極<math>6aにもリンがイオン注入される。ここで、リンのドーズ量は、通常の $n型ソース/ドレイン形成時におけるドーズ量よりも小値(例えば、<math>6\times10^{15}/cm^2$)に制御されている。

[0035]

続いて、レジストマスク18を灰化処理等により除去した後、図7(c)に示すように、n型MOS領域11を覆うレジストマスク19を形成し、p型MOS

領域 12 に p 型不純物、ここではホウ素(B)を加速エネルギーが 4 k e V、ドーズ量が 2. 25×10^{15} / c m 2 、注入角度が 0 。 の条件でイオン注入し、 p 型ソース / ドレイン 1 O b を形成する。このとき同時に、ゲート電極 6 b にもホウ素がイオン注入される。ここで、ホウ素のドーズ量は、通常の p 型ソース / ドレイン形成時におけるドーズ量よりも小値(例えば、 3×10^{15} / c m 2)に制御されている。

[0036]

続いて、レジストマスク19を灰化処理等により除去した後、図7(d)に示すように、サイドウォール9a,9bをドライエッチング(オーバーエッチング)し、ゲート電極6a,6bの両側面の上部位を50nm程度それぞれ露出させる。このとき、ゲート電極6a,6bは、その上面から両側面の上部位にかけて表面が露出した状態とされ、サイドウォール9a,9bは50nm程度の高さに調節される。

[0037]

この場合、ゲート電極6a,6bに後述する斜めからのイオン注入を行うときに、サイドウォール9a,9bのエッチング量が多いほど、ゲート電極6a,6bに導入される不純物の量は増える。しかし、サイドウォール9a,9bのエッチング量が多すぎると、ソース/ドレイン10a,10bに同時に導入される不純物がチャネル方向に拡がり過ぎたり、後の工程でソース/ドレイン10a,10bに形成されるシリサイドとゲート電極6a,6bに形成されるシリサイドとが短絡し易くなる。このため、サイドウォール9a,9bのエッチング量には最適範囲があり、その1つのエッチング量が50nmである。

[0038]

また、サイドウォール9a,9bとともにSTI素子分離構造2がエッチング すれることを抑止するため、サイドウォール9a,9bのエッチングレートがSTI素子分離構造2のエッチングレートよりも大きくなるように、サイドウォール9a,9bとSTI素子分離構造2を異なる材質で形成することが好ましい。 例えば、STI素子分離構造2にはHDP(High Density Plasma)により形成されたプラズマ酸化膜を、サイドウォールにはTEOSからなる酸化膜をそれぞれ

用いる。

[0039]

続いて、図8(a)に示すように、n型不純物をn型MOS領域11に対して 斜めに注入し、ゲート電極6aの露出面(上面(幅50nm)及びサイドウォー ル9aから露出する両側面(高さ50nm))に不純物を導入する。

[0040]

具体的には、p型MOS領域12を覆うレジストマスク21を形成し、n型MOS領域11にn型不純物、ここではリン (P)を加速エネルギーが4 keV、ドーズ量が $5 \times 10^{14}/c$ m²、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して水平方向(互いに対向する2 方向)が2回、垂直方向(互いに対向する2 方向)が2回)イオン注入を実行する。この4回のイオン注入を行う様子を図9 の概略平面図に示す。

[0041]

図8(a)では、ゲート長に対して水平方向であり注入角度が45°のイオン注入を例示している。この場合、ゲート電極6aにおいてその上面と一側面の上部位とでほぼ同等の露出面積であるため、上記の条件による1回のイオン注入により、ゲート電極6aにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入が、一方のn型ソース/ドレイン10aには注入角度が0°の場合の1回分に相当する不純物導入がなされる。このとき、他方のn型ソース/ドレイン10aはゲート電極6aの影になる位置に存するため、不純物導入されないか、或いは殆ど影響を与えない程度の不純物導入がなされることになる。

[0042]

また、便宜上図示は省略するが、ゲート長に対して垂直方向であり注入角度が 45° の1回のイオン注入により、ゲート電極6aには注入角度が 0° の場合の1回分に相当する不純物導入が、各n型ソース/ドレイン10aにもそれぞれ注入角度が 0° の場合の1回分に相当する不純物導入がなされる。

[0043]

前記4回のイオン注入により、下記の表1に示すように、ゲート電極6aには、当初の4. 5×10^{15} / c m 2 に加えて注入角度が0° の場合(5×10^{14} / c m 2)の6回分に相当する不純物導入がなされ、合計で7. 5×10^{15} / c m 2 のドーズ量のリンがイオン注入される。これに対して、各 n 型ソース/ドレイン10aには、当初の4. 5×10^{15} / c m 2 に加えて注入角度が0° の場合の3 回分に相当する不純物導入がなされ、合計で 6×10^{15} / c m 2 (通常のソース/ドレイン形成時と同様)のドーズ量のリンがイオン注入される。

[0044]

ċ

なお、上述した n型ソース/ドレイン10 a 形成時の始めのイオン注入(注入角度が0°のイオン注入)において、斜めイオン注入における加速エネルギーを8keVとしたのに対して、斜め注入のエネルギーを4keVと低く設定した理由は、ゲート電極6aに注入される不純物が横方向に突き抜けること、サイドウオール10a及びゲート電極6aを不純物が突き抜けて半導体基板1内に侵入すること、及び n型ソース/ドレイン10aに注入される不純物がチャネル方向に拡がることの各々を防止するためである。

[0045]

続いて、図8(b)に示すように、p型不純物をp型MOS領域12に対して 斜めに注入し、ゲート電極6bの露出面(上面(幅50nm)及びサイドウォー ル9bから露出する両側面(高さ50nm))に不純物を導入する。

[0046]

具体的には、レジストマスク21を灰化処理等により除去した後、n型MOS 領域11を覆うレジストマスク22を形成し、p型MOS 領域12にp型不純物、ここではホウ素(B)を加速エネルギーが2keV、ドーズ量が2. 5×10 $14/cm^2$ 、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して水平方向(互いに対向する2方向)が2回、垂直方向(互いに対向する2方向)が2回、垂直方向(互いに対向する2方向)が2回、千オン注入を実行する。

[0047]

図8(b)では、ゲート長に対して水平方向であり注入角度が45°のイオン

注入を例示している。この場合、ゲート電極 6 b においてその上面と一側面の上部位とでほぼ同等の露出面積であるため、上記の条件による1回のイオン注入により、ゲート電極 6 b にはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入が、一方のp型ソース/ドレイン10bには注入角度が0°の場合の1回分に相当する不純物導入がなされる。このとき、他方のp型ソース/ドレイン10bはゲート電極 6 b の影になる位置に存するため、不純物導入されないか、或いは殆ど影響を与えない程度の不純物導入がなされることになる。

[0048]

また、便宜上図示は省略するが、ゲート長に対して垂直方向であり注入角度が 45° の1回のイオン注入により、ゲート電極6bには注入角度が 0° の場合の1回分に相当する不純物導入が、各P型ソース/ドレイン10bにはそれぞれ注入角度が 0° の場合の1回分に相当する不純物導入がなされる。

[0049]

前記4回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 b には、当初の 2. 25×10^{15} / c m 2 に加えて注入角度が 0 。の場合(2. 5×1 0^{14} / c m 2)の 6 回分に相当する不純物導入がなされ、合計で 3. 75×10^{15} / c m 2 のドーズ量のホウ素がイオン注入される。これに対して、各 p 型ソース / ドレイン 1 0 b には、当初の 2. 25×10^{15} / c m 2 に加えて注入角度が 0 。の場合の 3 回分に相当する不純物導入がなされ、合計で 3×10^{15} / c m 2 (通常のソース / ドレイン形成時と同様)のドーズ量のホウ素がイオン注入される

[0050]

なお、上述した p型ソース/ドレイン10b形成時の始めのイオン注入(注入角度が0°のイオン注入)において、斜めイオン注入における加速エネルギーを4keVとしたのに対して、斜め注入のエネルギーを2keVと低く設定した理由は、ゲート電極6bに注入される不純物が横方向に突き抜けること、サイドウォール10b及びゲート電極6bを不純物が突き抜けて半導体基板1内に侵入すること、及び p型ソース/ドレイン10bに注入される不純物がチャネル方向に

拡がることの各々を防止するためである。

[0051]

続いて、レジストマスク22を灰化処理等により除去した後、図7(d)に示すように、ゲート電極6a,6b及びソース/ドレイン10a,10bの不純物導入により生じた欠陥を回復させ、更に不純物を活性化させるため、半導体基板1をアニール処理(RTA、1030℃、1秒)する。

[0052]

続いて、図8(d)に示すように、全面にシリサイド金属、ここではC o を堆積させ、熱処理することによりシリサイド化させた後、未反応のC o を除去することにより、ゲート電極 6 a, 6 b の露出面及びソース/ドレイン 1 O a, 1 O b の表面にC o S i $_2$ 層 2 3 を形成する。

[0053]

しかる後、全面に層間絶縁膜24を堆積し、コンタクト孔25を介した配線26を形成し、諸々の後工程を経て、CMOSトランジスタを完成させる。

[0054]

以上説明したように、本実施形態によれば、ゲート電極 6 a, 6 bの側面上部位を露出させるサイドウォール 9 a, 9 bを形成し、斜め 4 5°からのイオン注入を 4 方向から実行することにより、不純物濃度をゲート電極 6 a, 6 bの方がソース/ドレイン 1 0 a, 1 0 bよりも高くなるように制御することができる。本例では、ゲート電極 6 a, 6 bの不純物濃度がソース/ドレイン 1 0 a, 1 0 bよりも 2 5%程度増量される。本実施形態では、ソース/ドレイン 1 0 a, 1 0 bの不純物濃度を通常の場合と変えることなく、ゲート電極 6 a, 6 bの不純物濃度を増加させることができる。これにより、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念することなく、ゲート容量とともに短チャネル効果をも向上させ、信頼性の高いCMOSトランジスタが実現される。

[0055]

(変形例)

ここで、本実施形態の変形例について説明する。

本発明は、本実施形態で説明したイオン注入の態様に限定されるものではなく

、ソース/ドレインの不純物濃度を増加させることなくゲート電極の不純物濃度 をこれよりも高くできる条件であれば、ソース/ドレインの1回目のイオン注入 や斜めイオン注入の条件を適宜設定することができる。

[0056]

例えば、この変形例では、図10に示すように、n型ソース/ドレイン10 a 形成時における始めのリンのイオン注入を加速エネルギーが8 k e V、ドーズ量が 5.5×10^{15} /c m 2 、注入角度が0°の条件で行い、リンの斜めイオン注入をゲート長に対して水平方向に2 回、それぞれ加速エネルギーが4 k e V、ドーズ量が 5×10^{14} /c m 2 、注入角度が4 5°の条件で行う。

[0057]

前記 2 回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 a には、当初の 5. $5 \times 10^{15}/c$ m 2 に加えて注入角度が 0 。の場合($5 \times 10^{14}/c$ c m 2)の 4 回分に相当する不純物導入がなされ、合計で 7. $5 \times 10^{15}/c$ m 2 のドーズ量のリンがイオン注入される。これに対して、各 n 型ソース/ドレイン 1 0 a には、当初の 5. $5 \times 10^{15}/c$ m 2 に加えて注入角度が 0 。の場合の 1 回分に相当する不純物導入がなされ、合計で $6 \times 10^{15}/c$ m 2 (通常のソース /ドレイン形成時と同様)のドーズ量のリンがイオン注入される。

[0058]

また同様に、p型ソース/ドレイン10b形成時における始めのホウ素のイオン注入を加速エネルギーが4keV、ドーズ量が $2.75\times10^{15}/cm^2$ 、注入角度が0°の条件で行い、ホウ素の斜めイオン注入をゲート長に対して水平方向に2回、それぞれ加速エネルギーが2keV、ドーズ量が $2.5\times10^{14}/cm^2$ 、注入角度が45°の条件で行う。

[0059]

前記 2 回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 b には、当初の 2. 7 5 \times 1 0 15 / c m^2 に加えて注入角度が 0 o の場合(2. 5 \times 1 0 14 / c m^2)の 4 回分に相当する不純物導入がなされ、合計で 3. 7 5 \times 1 0 15 / c m^2 のドーズ量のホウ素がイオン注入される。これに対して、各 p 型ソース / ドレイン 1 0 b には、当初の 2. 7 5 \times 1 0 15 / c m^2 に加えて注入角度が 0

。の場合の1回分に相当する不純物導入がなされ、合計で $3 \times 10^{15}/cm^2$ (通常のソース/ドレイン形成時と同様)のドーズ量のホウ素がイオン注入される

[0060]

(第2の実施形態)

図11は、第2の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

本実施形態では、先ず第1の実施形態と同様に図4 (a) ~図8 (b) の各工程を経て、n型MOS領域11では、ゲート電極6aのリンのドーズ量を7.5× 10^{15} / cm^2 、n型ソース/ドレイン10aのリンのドーズ量を 6×10^{15} / cm^2 に制御し、p型MOS領域12では、ゲート電極6bのホウ素のドーズ量を 3.75×10^{15} / cm^2 、n型ソース/ドレイン10aのホウ素のドーズ量を 3×10^{15} / cm^2 に制御して、しかる後、半導体基板1をアニール処理(RTA、1030°C、1秒)する(図11(a))。

[0061]

続いて、図11(b)に示すように、CVD法により全面にシリコン酸化膜27を堆積した後、図11(c)に示すように、このシリコン酸化膜27を全面異方性エッチングすることにより、再びゲート電極6a,6bの側面のみを覆うサイドウォール9a,9bを形成する。即ちこのとき、サイドウォール9a,9bは図7(a)に示した状態に戻ることになる。

[0062]

続いて、図11 (d) に示すように、全面にシリサイド金属、ここではCoを堆積させ、熱処理することによりシリサイド化させた後、未反応のCoを除去することにより、ゲート電極Ga, Gbの露出面及びソース/ドレイン10a, 10bの表面に $CoSi_2$ 層23を形成する。

[0063]

しかる後、全面に層間絶縁膜24を堆積し、コンタクト孔25を介した配線26を形成し、諸々の後工程を経て、CMOSトランジスタを完成させる。

[0064]

以上説明したように、本実施形態によれば、ゲート電極6a,6bの側面上部位を露出させるサイドウォール9a,9bを形成し、斜め45°からのイオン注入を4方向から実行することにより、不純物濃度をゲート電極6a,6bの方がソース/ドレイン10a,10bよりも高くなるように制御することができる。本例では、ゲート電極6a,6bの不純物濃度がソース/ドレイン10a,10bよりも25%程度増量される。本実施形態では、ソース/ドレイン10a,10bの不純物濃度を通常の場合と変えることなく、ゲート電極6a,6bの不純物濃度を増加させることができる。これにより、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念することなく、ゲート容量とともに短チャネル効果をも向上させ、信頼性の高いCMOSトランジスタが実現される。

[0065]

更に、 $C\circ Si_2$ 層23を形成する際に、サイドウォール9a,9bをゲート電極6a,6bの側面をほぼ完全に覆う元のサイズとしているため、ソース/ドレイン10a,10bに形成される $C\circ Si_2$ とゲート電極6a,6bに形成される $C\circ Si_2$ との間に短絡が生じることをより確実に防止することが可能となる。従ってこの場合、前記斜めからのイオン注入を行う際に、前記短絡を懸念することなくサイドウォール9a,9bをオーバーエッチングすることができるため、第1の実施形態のオーバーエッチング量(50%)よりも多いエッチング量に設定し、ゲート電極6a,6bへのイオン注入量を更に増加させることもできる。

[0066]

なお、本実施形態でも、第1の実施形態の変形例と同様に、ソース/ドレインの不純物濃度を増加させることなくゲート電極の不純物濃度をこれよりも高くできる条件であれば、ソース/ドレインの1回目のイオン注入や斜めイオン注入の条件を適宜設定することができる。

[0067]

例えば、n型ソース/ドレイン10a形成時における始めのリンのイオン注入を加速エネルギーが8keV、ドーズ量が $5.5\times10^{15}/cm^2$ 、注入角度が 0° の条件で行い、リンの斜めイオン注入をゲート長に対して水平方向に2回、

それぞれ加速エネルギーが4 ke V、ドーズ量が $5 \times 10^{14} / \text{ cm}^2$ 、注入角度が 45° の条件で行う。

[0068]

前記 2 回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 a には、当初の 5. 5×10^{15} / c m 2 に加えて注入角度が 0 。の場合(5×10^{14} / c m 2)の 4 回分に相当する不純物導入がなされ、合計で 7. 5×10^{15} / c m 2 のドーズ量のリンがイオン注入される。これに対して、各 n 型ソース / ドレイン 1 0 a には、当初の 5. 5×10^{15} / c m 2 に加えて注入角度が 0 。の場合の 1 回分に相当する不純物導入がなされ、合計で 6×10^{15} / c m 2 (通常のソース / ドレイン形成時と同様)のドーズ量のリンがイオン注入される。

[0069]

また同様に、 p型ソース/ドレイン10b形成時における始めのホウ素のイオン注入を加速エネルギーが4keV、ドーズ量が $2.75\times10^{15}/cm^2$ 、注入角度が 0° の条件で行い、ホウ素の斜めイオン注入をゲート長に対して水平方向に2回、それぞれ加速エネルギーが2keV、ドーズ量が $2.5\times10^{14}/cm^2$ 、注入角度が 45° の条件で行う。

[0070]

前記 2 回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 b には、当初の 2. 75×10^{15} / c m 2 に加えて注入角度が 0 $^\circ$ の場合(2. 5×10^{14} / c m 2) の 4 回分に相当する不純物導入がなされ、合計で 3. 75×10^{15} / c m 2 のドーズ量のホウ素がイオン注入される。これに対して、各 p 型ソース / ドレイン 1 0 b には、当初の 2. 75×10^{15} / c m 2 に加えて注入角度が 0 $^\circ$ の場合の 1 回分に相当する不純物導入がなされ、合計で 3×10^{15} / c m 2 (通常のソース / ドレイン形成時と同様) のドーズ量のホウ素がイオン注入される

[0071]

(第3の実施形態)

図12及び図13は、第3の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

本実施形態では、先ず第1の実施形態と同様に図4(a)~図6(b)の各工程を経て、ゲート電極6a,6bの両側面を覆う最大幅が80nm程度のサイドウォール9a,9bを形成する(図12(a))。

[0072]

続いて、図12(b)に示すように、p型MOS領域12を覆うレジストマスク18を形成し、n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが8keV、ドーズ量が $5\times10^{15}/cm^2$ 、注入角度が 0° の条件でイオン注入し、n型ソース/ドレイン10aを形成する。このとき同時に、ゲート電極6aにもリンがイオン注入される。ここで、リンのドーズ量は、通常のn型ソース/ドレイン形成時におけるドーズ量よりも小値(例えば、 $6\times10^{15}/cm^2$)に制御されている。

[0073]

続いて、レジストマスク18を灰化処理等により除去した後、図12(c)に示すように、n型MOS領域11を覆うレジストマスク19を形成し、p型MOS領域12にp型不純物、ここではホウ素(B)を加速エネルギーが4keV、ドーズ量が2. $5\times10^{15}/cm^2$ 、注入角度が0°の条件でイオン注入し、p型ソース/ドレイン10bを形成する。このとき同時に、ゲート電極6bにもホウ素がイオン注入される。ここで、ホウ素のドーズ量は、通常のp型ソース/ドレイン形成時におけるドーズ量よりも小値(例えば、 $3\times10^{15}/cm^2$) に制御されている。

[0074]

続いて、レジストマスク19を灰化処理等により除去した後、図12(d)に示すように、サイドウォール9a,9bをドライエッチング(オーバーエッチング)し、ゲート電極6a,6bの両側面の上部位を50nm程度それぞれ露出させる。このとき、ゲート電極6a,6bは、その上面から両側面の上部位にかけて表面が露出した状態とされ、サイドウォール9a,9bは50nm程度の高さに調節される。

[0075]

この場合、ゲート電極 6 a, 6 b に後述する斜めからのイオン注入を行うとき

に、サイドウォール9a,9bのエッチング量が多いほど、ゲート電極6a,6bに導入される不純物の量は増える。しかし、サイドウォール9a,9bのエッチング量が多すぎると、ソース/ドレイン10a,10bに同時に導入される不純物がチャネル方向に拡がり過ぎたり、後の工程でソース/ドレイン10a,10bに形成されるシリサイドとゲート電極6a,6bに形成されるシリサイドとが短絡し易くなる。このため、サイドウォール9a,9bのエッチング量には最適範囲があり、その1つのエッチング量が50nmである。

[0076]

また、サイドウォール9a,9bとともにSTI素子分離構造2がエッチング すれることを抑止するため、サイドウォール9a,9bのエッチングレートがSTI素子分離構造2のエッチングレートよりも大きくなるように、サイドウォール9a,9bとSTI素子分離構造2を異なる材質で形成することが好ましい。 例えば、STI素子分離構造2にはHDP(High Density Plasma)により形成されたプラズマ酸化膜を、サイドウォールにはTEOSからなる酸化膜をそれぞれ用いる。

[0077]

続いて、図13(a)に示すように、n型不純物をn型MOS領域11に対して斜めに注入し、ゲート電極6aの露出面(上面(幅50nm)及びサイドウォール9aから露出する両側面(高さ50nm))に不純物を導入する。

[0078]

具体的には、p型MOS領域12を覆うレジストマスク21を形成し、n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが4 k e V、ドーズ量が $5 \times 10^{14}/c$ m 2 、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4 回(ゲート長に対して45°の相異なる各4 方向)のイオン注入を実行する。この4 回のイオン注入を行う様子を図14の概略平面図に示す。

[0079]

この場合、ゲート電極 6 a においてその上面と一側面の上部位とでほぼ同等の露出面積であるため、上記の条件による1回のイオン注入により、ゲート電極 6

aにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入が、一方のn型ソース/ドレイン10aには注入角度が0°の場合の1回分に相当する不純物導入がなされる。このとき、他方のn型ソース/ドレイン10aはゲート電極6aの影になる位置に存するため、不純物導入されないか、或いは殆ど影響を与えない程度の不純物導入がなされることになる。

[0080]

前記4回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 a には、当初の 5×1 0 15 / c m 2 に加えて注入角度が 0 。 の場合(5×1 0 14 / c m 2) の 8 回分に相当する不純物導入がなされ、合計で 9×1 0 15 / c m 2 のドーズ量のリンがイオン注入される。これに対して、各 n 型ソース / ドレイン 1 0 a には、当初の 5×1 0 15 / c m 2 に加えて注入角度が 0 。 の場合の 2 回分に相当する不純物導入がなされ、合計で 6×1 0 15 / c m 2 (通常のソース / ドレイン形成時と同様)のドーズ量のリンがイオン注入される。

[0081]

なお、上述した n型ソース/ドレイン10a形成時の始めのイオン注入(注入角度が0°のイオン注入)において、斜めイオン注入における加速エネルギーを8keVとしたのに対して、斜め注入のエネルギーを4keVと低く設定した理由は、ゲート電極6aに注入される不純物が横方向に突き抜けること、サイドウオール10a及びゲート電極6aを不純物が突き抜けて半導体基板1内に侵入すること、及び n型ソース/ドレイン10aに注入される不純物がチャネル方向に拡がることの各々を防止するためである。

[0082]

続いて、図13(b)に示すように、p型不純物をp型MOS領域12に対して斜めに注入し、ゲート電極6bの露出面(上面(幅50nm)及びサイドウォール9bから露出する両側面(高さ50nm))に不純物を導入する。

[0083]

14/cm 2 、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して45°の相異なる各4方向)のイオン注入を実行する。

[0084]

この場合、ゲート電極6bにおいてその上面と一側面の上部位とでほぼ同等の露出面積であるため、上記の条件による1回のイオン注入により、ゲート電極6bにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入が、一方のp型ソース/ドレイン10bには注入角度が0°の場合の1回分に相当する不純物導入がなされる。このとき、他方のp型ソース/ドレイン10bはゲート電極6bの影になる位置に存するため、不純物導入されないか、或いは殆ど影響を与えない程度の不純物導入がなされることになる。

[0085]

前記4回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 b には、当初の 2. 5×10^{15} / c m 2 に加えて注入角度が 0 。 の場合(2. 5×10^{1} 4 / c m 2) の 8 回分に相当する不純物導入がなされ、合計で 4. 5×10^{15} / c m 2 のドーズ量のホウ素がイオン注入される。これに対して、各 p 型ソース / ドレイン 1 0 b には、当初の 2. 5×10^{15} / c m 2 に加えて注入角度が 0 。 の場合の 2 回分に相当する不純物導入がなされ、合計で 3×10^{15} / c m 2 (通常のソース / ドレイン形成時と同様)のドーズ量のホウ素がイオン注入される。

[0086]

なお、上述した p型ソース/ドレイン10b形成時の1回目のイオン注入におおいて、斜めイオン注入における加速エネルギーを4keVとしたのに対して、斜め注入のエネルギーを2keVと低くした設定した理由は、ゲート電極6bに注入される不純物が横方向に突き抜けること、サイドウォール10b及びゲート電極6bを不純物が突き抜けて半導体基板1内に侵入すること、及び p型ソース/ドレイン10bに注入される不純物がチャネル方向に拡がることの各々を防止するためである。

[0087]

続いて、レジストマスク22を灰化処理等により除去した後、図13(c)に

[0088]

続いて、図13(d)に示すように、全面にシリサイド金属、ここではCoを堆積させ、熱処理することによりシリサイド化させた後、未反応のCoを除去することにより、ゲート電極6a,6bの露出面及びソース/ドレイン10a,10bの表面にCoSi₂層23を形成する。

[0089]

しかる後、全面に層間絶縁膜24を堆積し、コンタクト孔25を介した配線26を形成し、諸々の後工程を経て、CMOSトランジスタを完成させる。

[0090]

以上説明したように、本実施形態によれば、ゲート電極6a,6bの側面上部位を露出させるサイドウォール9a,9bを形成し、斜め45°からのイオン注入を4方向から実行することにより、不純物濃度をゲート電極6a,6bの方がソース/ドレイン10a,10bよりも高くなるように制御することができる。本例では、ゲート電極6a,6bの不純物濃度がソース/ドレイン10a,10bよりも50%程度増量される。本実施形態では、ソース/ドレイン10a,10bの不純物濃度を通常の場合と変えることなく、ゲート電極6a,6bの不純物濃度を増加させることができる。これにより、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念することなく、ゲート容量とともに短チャネル効果をも向上させ、信頼性の高いCMOSトランジスタが実現される。

[0091]

(第4の実施形態)

図15及び図16は、第4の実施形態のCMOSトランジスタの製造方法にお ける主要工程を順に示す概略断面図である。

本実施形態では、先ず第1の実施形態と同様に図4(a)~図6(b)の各工程を経て、ゲート電極6a,6bの両側面を覆う最大幅が80nm程度のサイドウォール9a,9bを形成する(図15(a))。

[0092]

続いて、図15(b)に示すように、p型MOS領域12を覆うレジストマスク18を形成し、n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが8keV、ドーズ量が $5\times10^{15}/{\rm cm}^2$ 、注入角度が 0° の条件でイオン注入し、n型ソース/ドレイン10 aを形成する。このとき同時に、ゲート電極6 aにもリンがイオン注入される。ここで、リンのドーズ量は、通常のn型ソース/ドレイン形成時におけるドーズ量よりも小値(例えば、 $6\times10^{15}/{\rm cm}^2$)に制御されている。

[0093]

続いて、レジストマスク18を灰化処理等により除去した後、図15(c)に示すように、n型MOS領域11を覆うレジストマスク19を形成し、p型MOS領域12にp型不純物、ここではホウ素(B)を加速エネルギーが4 ke V、ドーズ量が 2.5×10^{15} / c m 2 、注入角度が0°の条件でイオン注入し、p型ソース/ドレイン10 bを形成する。このとき同時に、ゲート電極6 bにもホウ素がイオン注入される。ここで、ホウ素のドーズ量は、通常のp型ソース/ドレイン形成時におけるドーズ量よりも小値(例えば、 3×10^{15} / c m 2)に制御されている。

[0094]

続いて、レジストマスク19を灰化処理等により除去した後、図15(d)に示すように、サイドウォール9a,9bをドライエッチング(オーバーエッチング)し、ゲート電極6a,6bの両側面の上部位を50nm程度それぞれ露出させる。このとき、ゲート電極6a,6bは、その上面から両側面の上部位にかけて表面が露出した状態とされ、サイドウォール9a,9bは50nm程度の高さに調節される。

[0095]

この場合、ゲート電極6a,6bに後述する斜めからのイオン注入を行うときに、サイドウォール9a,9bのエッチング量が多いほど、ゲート電極6a,6bに導入される不純物の量は増える。しかし、サイドウォール9a,9bのエッチング量が多すぎると、ソース/ドレイン10a,10bに同時に導入される不

純物がチャネル方向に拡がり過ぎたり、後の工程でソース/ドレイン10a, 10bに形成されるシリサイドとゲート電極6a, 6bに形成されるシリサイドとが短絡し易くなる。このため、サイドウォール9a, 9bのエッチング量には最適範囲があり、その1つのエッチング量が50nmである。

[0096]

また、サイドウォール9a,9bとともにSTI素子分離構造2がエッチング すれることを抑止するため、サイドウォール9a,9bのエッチングレートがSTI素子分離構造2のエッチングレートよりも大きくなるように、サイドウォール9a,9bとSTI素子分離構造2を異なる材質で形成することが好ましい。 例えば、STI素子分離構造2にはHDP(High Density Plasma)により形成されたプラズマ酸化膜を、サイドウォールにはTEOSからなる酸化膜をそれぞれ 用いる。

[0097]

続いて、図16(a)に示すように、n型不純物をn型MOS領域11に対して斜めに注入し、ゲート電極6aの露出面(上面(幅50nm)及びサイドウォール9aから露出する両側面(高さ50nm))に不純物を導入する。

[0098]

具体的には、p型MOS領域12を覆いn型ソース/ドレイン10aを斜めイオン注入から保護(防御)する寸法の開口31aを有するレジストマスク31を形成する。ここで、レジストマスク31は高さ120nm程度であり、開口31aはその一端がゲート電極6aの端から120nmとなる領域である。フォトリソグラフィーに際し、開口31aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、n型MOS領域11にn型不純物、ここではリン (P)を加速エネルギーが4keV、ドーズ量が5×10¹⁴/cm²、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して水平方向(互いに対向する2方向)が2回、垂直方向(互いに対向する2方向)が2回、垂直方向(互いに対向する2方向)が2回、垂直方向(互いに対向する2方向)が2回、垂直方向(互いに対向する2方向)が2回、垂直方向(互いに対向する2方向)が2回)のイオン注入を実行する。この4回のイオン注入を行う様子を図17の概略平面図に示す。

[0099]

図16(a)では、ゲート長に対して水平方向であり注入角度が45°のイオン注入を例示している。この場合、ゲート電極6aにおいてその上面と一側面の上部位とでほぼ同等の露出面積であるため、上記の条件による1回のイオン注入により、ゲート電極6aにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のn型ソース/ドレイン10aはレジストマスク31により当該イオン注入から保護されるため、不純物導入が防止される。

[0100]

また、便宜上図示は省略するが、ゲート長に対して垂直方向であり注入角度が 45° の1回のイオン注入により、ゲート電極6aには注入角度が 0° の場合の1回分に相当する不純物導入が、各n型ソース/ドレイン10aにもそれぞれ注入角度が 0° の場合の1回分に相当する不純物導入がなされる。

[0101]

前記4回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 a には、当初の 5×1 0 15 / c m 2 に加えて注入角度が 0 。 の場合(5×1 0 14 / c m 2)の 6 回分に相当する不純物導入がなされ、合計で 8×1 0 15 / c m 2 のドーズ量のリンがイオン注入される。これに対して、各 n 型ソース / ドレイン 1 0 a には、当初の 5×1 0 15 / c m 2 に加えて注入角度が 0 。 の場合の 2 回分に相当する不純物導入がなされ、合計で 6×1 0 15 / c m 2 (通常のソース / ドレイン形成時と同様)のドーズ量のリンがイオン注入される。

[0102]

なお、上述したn型ソース/ドレイン10a形成時の始めのイオン注入(注入角度が0°のイオン注入)において、斜めイオン注入における加速エネルギーを8keVとしたのに対して、斜め注入のエネルギーを4keVと低く設定した理由は、ゲート電極6aに注入される不純物が横方向に突き抜けること、サイドウォール10a及びゲート電極6aを不純物が突き抜けて半導体基板1内に侵入すること、及びn型ソース/ドレイン10aに注入される不純物がチャネル方向に拡がることの各々を防止するためである。

[0103]

続いて、図16(b)に示すように、p型不純物をp型MOS領域12に対して斜めに注入し、ゲート電極6bの露出面(上面(幅50nm)及びサイドウォール9bから露出する両側面(高さ50nm))に不純物を導入する。

[0104]

具体的には、レジストマスク31を灰化処理等により除去した後、n型MOS 領域11を覆いp型ソース/ドレイン10bを斜めイオン注入から保護(防御)する寸法の開口32aを有するレジストマスク32を形成する。ここで、レジストマスク32は高さ120nm程度であり、開口32aはその一端がゲート電極6aの端から120nmとなる領域である。フォトリソグラフィーに際し、開口32aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、p型MOS領域12にp型不純物、ここではホウ素(B)を加速エネルギーが2keV、ドーズ量が2.5×10¹⁴/cm²、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して水平方向(互いに対向する2方向)が2回、垂直方向(互いに対向する2方向)が2回)のイオン注入を実行する。

[0105]

図16(b)では、ゲート長に対して水平方向であり注入角度が45°のイオン注入を例示している。この場合、ゲート電極6bにおいてその上面と一側面の上部位とでほぼ同等の露出面積であるため、上記の条件による1回のイオン注入により、ゲート電極6bにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のp型ソース/ドレイン10bはレジストマスク32により当該イオン注入から保護されるため、不純物導入が防止される。

[0106]

また、便宜上図示は省略するが、ゲート長に対して垂直方向であり注入角度が45°の1回のイオン注入により、ゲート電極6bには注入角度が0°の場合の1回分に相当する不純物導入が、各p型ソース/ドレイン10bにもそれぞれ注

入角度が0°の場合の1回分に相当する不純物導入がなされる。

[0107]

前記 4 回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 b には、当初の 2. 5×10^{15} / c m 2 に加えて注入角度が 0 。の場合(2. 5×10^{1} 4 / c m 2)の 6 回分に相当する不純物導入がなされ、合計で 4×10^{15} / c m 2 のドーズ量のホウ素がイオン注入される。これに対して、各 p 型ソース / ドレイン 1 0 b には、当初の 2. 5×10^{15} / c m 2 に加えて注入角度が 0 。の場合の 2 回分に相当する不純物導入がなされ、合計で 3×10^{15} / c m 2 (通常のソース / ドレイン形成時と同様)のドーズ量のホウ素がイオン注入される。

[0108]

なお、上述した p型ソース/ドレイン10b形成時の始めのイオン注入(注入角度が0°のイオン注入)において、斜めイオン注入における加速エネルギーを4keVとしたのに対して、斜め注入のエネルギーを2keVと低く設定した理由は、ゲート電極6bに注入される不純物が横方向に突き抜けること、サイドウオール10b及びゲート電極6bを不純物が突き抜けて半導体基板1内に侵入すること、及び p型ソース/ドレイン10bに注入される不純物がチャネル方向に拡がることの各々を防止するためである。

[0109]

続いて、レジストマスク32を灰化処理等により除去した後、図16 (c) に示すように、ゲート電極6a,6b及びソース/ドレイン10a,10bの不純物導入により生じた欠陥を回復させ、更に不純物を活性化させるため、半導体基板1をアニール処理 (RTA、1030 $\mathbb C$ 、1秒) する。

[0110]

続いて、図16(d)に示すように、全面にシリサイド金属、ここではCoを堆積させ、熱処理することによりシリサイド化させた後、未反応のCoを除去することにより、ゲート電極6a,6bの露出面及びソース/ドレイン1Oa,1Obの表面にCoSi2 \mathbb{Z} 23を形成する。

[0111]

しかる後、全面に層間絶縁膜24を堆積し、コンタクト孔25を介した配線2

6を形成し、諸々の後工程を経て、CMOSトランジスタを完成させる。

[0112]

以上説明したように、本実施形態によれば、ゲート電極6a,6bの側面上部位を露出させるサイドウォール9a,9bを形成し、斜め45°からのイオン注入を4方向から実行することにより、不純物濃度をゲート電極6a,6bの方がソース/ドレイン10a,10bよりも高くなるように制御することができる。本例では、ゲート電極6a,6bの不純物濃度がソース/ドレイン10a,10bよりも25%程度増量される。本実施形態では、ソース/ドレイン10a,10bの不純物濃度を通常の場合と変えることなく、ゲート電極6a,6bの不純物濃度を増加させることができる。これにより、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念することなく、ゲート容量とともに短チャネル効果をも向上させ、信頼性の高いCMOSトランジスタが実現される。

[0113]

更に、前記斜めイオン注入を行う際に、レジストマスク31,32によりソース/ドレイン10a,10bにはイオン注入がなされず、ゲート電極6a,6bのみにイオン注入されるため、ゲート電極6a,6bをソース/ドレイン10a,10bよりも確実に高不純物濃度に制御することが可能となる。

[0114]

(変形例)

なお、本実施形態でも、第1の実施形態の変形例と同様に、ソース/ドレインの不純物濃度を増加させることなくゲート電極の不純物濃度をこれよりも高くできる条件であれば、ソース/ドレインの1回目のイオン注入や斜めイオン注入の条件を適宜設定することができる。

[0115]

例えば、n型ソース/ドレイン10a形成時における始めのリンのイオン注入を加速エネルギーが8keV、ドーズ量が 6×10^{15} / cm^2 、注入角度が 0° の条件で行い、リンの斜めイオン注入をゲート長に対して水平方向に2回、それぞれ加速エネルギーが4keV、ドーズ量が 5×10^{14} / cm^2 、注入角度が 45° の条件で行う。

[0116]

前記 2 回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 a には、当初の 6×10^{15} / c m 2 に加えて注入角度が 0 。 の場合(5×10^{14} / c m 2) の 4 回分に相当する不純物導入がなされ、合計で 8×10^{15} / c m 2 のドーズ 量のリンがイオン注入される。これに対して、各 n 型ソース / ドレイン 1 0 a には、当初の 6×10^{15} / c m 2 のみ不純物導入がなされ、通常のソース / ドレイン 1 0 を形成時と同様のドーズ量のリンがイオン注入される。

[0117]

÷

また同様に、 p型ソース/ドレイン10b形成時における始めのホウ素のイオン注入を加速エネルギーが4keV、ドーズ量が $3\times10^{15}/cm^2$ 、注入角度が 0° の条件で行い、ホウ素の斜めイオン注入をゲート長に対して水平方向に 2 回、それぞれ加速エネルギーが2keV、ドーズ量が $2.5\times10^{14}/cm^2$ 、注入角度が 45° の条件で行う。

[0118]

前記 2 回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 b には、当初の 3×1 0 15 / c m 2 に加えて注入角度が 0 。の場合(2 . 5×1 0 14 / c m 2)の 4 回分に相当する不純物導入がなされ、合計で 4×1 0 15 / c m 2 のドーズ量のホウ素がイオン注入される。これに対して、各 p 型ソース / ドレイン 1 0 b には、当初の 3×1 0 15 / c m 2 のみの不純物導入がなされ、通常のソース / ドレイン形成時と同様のドーズ量のホウ素がイオン注入される。

[0119]

(第5の実施形態)

図18及び図19は、第5の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

本実施形態では、先ず第1の実施形態と同様に図4(a)~図6(b)の各工程を経て、ゲート電極6a,6bの両側面を覆う最大幅が80nm程度のサイドウォール9a,9bを形成する(図18(a))。

[0120]

続いて、図18(b)に示すように、p型MOS領域12を覆うレジストマス

ク18を形成し、n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが8 k e V、ドーズ量が 6×10^{15} / c m 2 、注入角度が0°の条件でイオン注入し、n型ソース/ドレイン10 a を形成する。このとき同時に、ゲート電極6 a にもリンがイオン注入される。

[0121]

続いて、レジストマスク18を灰化処理等により除去した後、図18 (c) に示すように、n型MOS領域11を覆うレジストマスク19を形成し、<math>p型MOS領域12に $p型不純物、ここではホウ素(B)を加速エネルギーが4keV、ドーズ量が<math>3\times10^{15}/cm^2$ 、注入角度が 0° の条件でイオン注入し、p型ソース/ドレイン10bを形成する。このとき同時に、ゲート電極<math>6bにもホウ素がイオン注入される。

[0122]

続いて、レジストマスク19を灰化処理等により除去した後、図18(d)に示すように、サイドウォール9a,9bをドライエッチング(オーバーエッチング)し、ゲート電極6a,6bの両側面の上部位を50nm程度それぞれ露出させる。このとき、ゲート電極6a,6bは、その上面から両側面の上部位にかけて表面が露出した状態とされ、サイドウォール9a,9bは50nm程度の高さに調節される。

[0123]

この場合、ゲート電極 6 a, 6 bに後述する斜めからのイオン注入を行うときに、サイドウォール 9 a, 9 bのエッチング量が多いほど、ゲート電極 6 a, 6 bに導入される不純物の量は増える。しかし、サイドウォール 9 a, 9 bのエッチング量が多すぎると、ソース/ドレイン 1 0 a, 1 0 bに同時に導入される不純物がチャネル方向に拡がり過ぎたり、後の工程でソース/ドレイン 1 0 a, 1 0 bに形成されるシリサイドとゲート電極 6 a, 6 bに形成されるシリサイドとが短絡し易くなる。このため、サイドウォール 9 a, 9 bのエッチング量には最適範囲があり、その 1 つのエッチング量が 5 0 n m である。

[0124]

また、サイドウォール9 a, 9 bとともにSTI素子分離構造2がエッチング

すれることを抑止するため、サイドウォール9a,9bのエッチングレートがSTI素子分離構造2のエッチングレートよりも大きくなるように、サイドウォール9a,9bとSTI素子分離構造2を異なる材質で形成することが好ましい。例えば、STI素子分離構造2にはHDP(High Density Plasma)により形成されたプラズマ酸化膜を、サイドウォールにはTEOSからなる酸化膜をそれぞれ用いる。

[0125]

続いて、図19(a)に示すように、n型不純物をn型MOS領域11に対して斜めに注入し、ゲート電極6aの露出面(上面(幅50nm)及びサイドウォール9aから露出する両側面(高さ50nm))に不純物を導入する。

[0126]

具体的には、p型MOS領域12を覆いn型ソース/ドレイン10aを斜めイオン注入から保護(防御)する寸法の開口33aを有するレジストマスク33を形成する。ここで、レジストマスク33は高さ120nm程度であり、開口33aはその一端がゲート電極6aの端から120nmとなる領域である。フォトリソグラフィーに際し、開口33aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが4keV、ドーズ量が5×10¹⁴/cm²、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して45°の相異なる各4方向)の斜めイオン注入を実行する。この4回のイオン注入を行う様子を図20の概略平面図に示す。

[0127]

この場合、上記の条件による1回のイオン注入により、ゲート電極6aにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のn型ソース/ドレイン10aはレジストマスク33により当該イオン注入から保護されるため、不純物導入が防止される。

[0128]

[0129]

なお、上述した n型ソース/ドレイン10 a 形成時の始めのイオン注入(注入角度が0°のイオン注入)において、斜めイオン注入における加速エネルギーを8keVとしたのに対して、斜め注入のエネルギーを4keVと低く設定した理由は、ゲート電極6aに注入される不純物が横方向に突き抜けること、サイドウオール10a及びゲート電極6aを不純物が突き抜けて半導体基板1内に侵入すること、及び n型ソース/ドレイン10aに注入される不純物がチャネル方向に拡がることの各々を防止するためである。

[0130]

続いて、図19(b)に示すように、p型不純物をp型MOS領域12に対して斜めに注入し、ゲート電極6bの露出面(上面(幅50nm)及びサイドウォール9bから露出する両側面(高さ50nm))に不純物を導入する。

[0131]

具体的には、レジストマスク33を灰化処理等により除去した後、n型MOS 領域11を覆いp型ソース/ドレイン10bを斜めイオン注入から保護(防御)する寸法の開口34aを有するレジストマスク34を形成する。ここで、レジストマスク34は高さ120nm程度であり、開口34aはその一端がゲート電極6aの端から120nmとなる領域である。フォトリソグラフィーに際し、開口34aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、p型MOS領域12にp型不純物、ここではホウ素(B)を加速エネルギーが2keV、ドーズ量が2.5×10¹⁴/cm²、

注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して45°の相異なる各4方向)のイオン注入を実行する。

[0132]

この場合、上記の条件による1回のイオン注入により、ゲート電極6bにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のp型ソース/ドレイン10bはレジストマスク34により当該イオン注入から保護されるため、不純物導入が防止される。

[0133]

前記4回のイオン注入により、下記の表 1 に示すように、ゲート電極 6 b には、当初の 3×1 0 15 / c m 2 に加えて注入角度が 0 。 の場合(2 . 5×1 0 14 / c m 2)の 8 回分に相当する不純物導入がなされ、合計で 5×1 0 15 / c m 2 のドーズ量のホウ素がイオン注入される。これに対して、各 p 型ソース / ドレイン 1 0 b には、当初の 3×1 0 15 / c m 2 のみの不純物導入がなされ、通常のソース / ドレイン形成時と同様のドーズ量のホウ素がイオン注入される。

[0134]

なお、上述した p型ソース/ドレイン10b形成時の始めのイオン注入(注入角度が0°のイオン注入)において、斜めイオン注入における加速エネルギーを4keVとしたのに対して、斜め注入のエネルギーを2keVと低く設定した理由は、ゲート電極6bに注入される不純物が横方向に突き抜けること、サイドウォール10b及びゲート電極6bを不純物が突き抜けて半導体基板1内に侵入すること、及び p型ソース/ドレイン10bに注入される不純物がチャネル方向に拡がることの各々を防止するためである。

[0135]

続いて、レジストマスク34を灰化処理等により除去した後、図19(c)に示すように、ゲート電極6a,6b及びソース/ドレイン10a,10bの不純物導入により生じた欠陥を回復させ、更に不純物を活性化させるため、半導体基板1をアニール処理(RTA、1030℃、1秒)する。

[0136]

続いて、図19 (d) に示すように、全面にシリサイド金属、ここではC o を 堆積させ、熱処理することによりシリサイド化させた後、未反応のC o を除去することにより、ゲート電極 6 a , 6 b の露出面及びソース/ドレイン 1 O a , 1 O b の表面にC o S i $_2$ 層 2 3 を形成する。

[0137]

しかる後、全面に層間絶縁膜24を堆積し、コンタクト孔25を介した配線26を形成し、諸々の後工程を経て、CMOSトランジスタを完成させる。

[0138]

以上説明したように、本実施形態によれば、ゲート電極6a,6bの側面上部位を露出させるサイドウォール9a,9bを形成し、斜め45°からのイオン注入を4方向から実行することにより、不純物濃度をゲート電極6a,6bの方がソース/ドレイン10a,10bよりも高くなるように制御することができる。本例では、ゲート電極6a,6bの不純物濃度がソース/ドレイン10a,10bよりも66%程度増量される。本実施形態では、ソース/ドレイン10a,10bの不純物濃度を通常の場合と変えることなく、ゲート電極6a,6bの不純物濃度を増加させることができる。これにより、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念することなく、ゲート容量とともに短チャネル効果をも向上させ、信頼性の高いCMOSトランジスタが実現される。

[0139]

更に、前記斜めイオン注入を行う際に、レジストマスク33,34によりソース/ドレイン10a,10bにはイオン注入がなされず、ゲート電極6a,6bのみにイオン注入されるため、ゲート電極6a,6bをソース/ドレイン10a,10bよりも確実に高不純物濃度に制御することが可能となる。

[0140]

なお、第5の実施形態に第2の実施形態を組み合わせることにより、ソース/ドレイン10a,10bに形成されるシリサイドとゲート電極6a,6bに形成されるシリサイドとが短絡することを防止できる。このため、第5の実施形態よりサイドウォール9a,9bのエッチング量を増加させることが可能となり、ゲ

ート電極 6 a, 6 b に導入する不純物の量を増やせるようになる。更に、サイドウォール 9 a, 9 b のオーバーエッチングの際に、サイドウォール 9 a, 9 b を完全にエッチングしても良い。レジストマスク 3 3, 3 4 により、サイドウォール 9 a, 9 b が無くともソース/ドレイン 1 0 a, 1 0 b に不純物が導入されることが防止されるためである。

[0141]

(第6の実施形態)

図21~図23は、第6の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

本実施形態では、先ず第1の実施形態と同様に図4(a)~図5(c)の各工程を経て、ゲート電極6a,6bをパターン形成する(図21(a))。

[0142]

続いて、図21(b)に示すように、n型不純物をn型MOS領域11に対して斜めに注入し、ゲート電極6aの露出面(上面(幅50nm)に不純物を導入する。

[0143]

具体的には、p型MOS領域12を覆いn型ソース/ドレイン10aを斜めイオン注入から保護(防御)する寸法の開口35aを有するレジストマスク35を形成する。ここで、レジストマスク35は高さ120nm程度であり、開口35aはその一端がゲート電極6aの端から80nmとなる領域である。フォトリソグラフィーに際し、開口35aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが4keV、ドーズ量が5×10¹⁴/cm²、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して45°の相異なる各4方向)の斜めイオン注入を実行する。この4回のイオン注入を行う様子を図24の概略平面図に示す。

[0144]

この場合、ゲート電極6aにおいてその上面と一側面の上部位とでほぼ同等の露出面積であるため、上記の条件による1回のイオン注入により、ゲート電極6aにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のn型ソース/ドレイン10aはレジストマスク35により当該イオン注入から保護されるため、不純物導入が防止される。

[0145]

続いて、図21(c)に示すように、p型不純物をp型MOS領域12に対して斜めに注入し、ゲート電極6bの露出面(上面(幅50nm)に不純物を導入する。

[0146]

具体的には、レジストマスク35を灰化処理等により除去した後、n型MOS 領域11を覆いp型ソース/ドレイン10bを斜めイオン注入から保護(防御)する寸法の開口36aを有するレジストマスク36を形成する。ここで、レジストマスク36は高さ120nm程度であり、開口36aはその一端がゲート電極6aの端から80nmとなる領域である。フォトリソグラフィーに際し、開口36aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、p型MOS領域12にp型不純物、ここではホウ素(B)を加速エネルギーが2keV、ドーズ量が2.5×10¹⁴/cm²、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して45°の相異なる各4方向)のイオン注入を実行する。

[0147]

この場合、上記の条件による1回のイオン注入により、ゲート電極6bにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のp型ソース/ドレイン10bはレジストマスク36により当該イオン注入から保護されるため、不純物導入が防止される。

[0148]

[0149]

続いて、レジストマスク16を灰化処理等により除去した後、図22(a)に示すように、n型MOS領域11を覆うレジストマスク17を形成し、p型MOS領域12にp型不純物、ここではホウ素(B)を加速エネルギーが0.5ke V、ドーズ量が $6 \times 10^{14}/c$ m^2 の条件で垂直入射にてイオン注入するとともに、n型不純物、ここでは砒素(As)を加速エネルギーが50keV、ドーズ量が $6 \times 10^{12}/c$ m^2 の条件で入射角30°で4方向からイオン注入し、p型エクステンション層7b及びn型ポケット層8bを形成する。

[0150]

なお、図21 (b) ~図22 (a) の各工程は、順不同で実行することが可能 である。

[0151]

続いて、図22(b)に示すように、レジストマスク17を灰化処理等により除去した後、エクステンション層7a,7b及びポケット層8a,8bの不純物導入により生じた欠陥を回復させるため、半導体基板1をアニール処理(RTA、1000℃、1秒)する。

[0152]

続いて、図22(c)に示すように、CVD法により全面にシリコン酸化膜(不図示)を堆積し、これを全面異方性エッチングすることにより、ゲート電極6a,6bの両側面のみにシリコン酸化膜を残し、最大幅が80nm程度のサイドウォール20a,20bをそれぞれ形成する。

[0153]

続いて、図22(d)に示すように、p型MOS領域12を覆うレジストマスク18を形成し、n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが8keV、ドーズ量が $6\times10^{15}/cm^2$ 、注入角度(基板表面に対して垂直方向の場合を 0° となる。)が 0° の条件でイオン注入し、n型ソース/ドレイン10aを形成する。このとき同時に、ゲート電極6aにもリンがイオン注入される。

[0154]

この場合、ゲート電極 6 a には、前記 4 回の斜めイオン注入に加え、前記注入角度 0° のイオン注入により、 5×1 0 14 / c m^2 0 8 回分に相当する不純物導入及び 6×1 0 15 / c m^2 の不純物導入がなされ、合計で 1×1 0 16 / c m^2 のドーズ量のリンがイオン注入される。これに対して、各 n 型ソース / ドレイン 1 0 a には、 6×1 0 15 / c m^2 のみの不純物導入がなされ、通常のソース / ドレイン形成時と同様のドーズ量のリンがイオン注入される。

[0155]

続いて、レジストマスク18を灰化処理等により除去した後、図23 (a) に示すように、n型MOS領域11を覆うレジストマスク19を形成し、p型MOS領域12にp型不純物、ここではホウ素 (B) を加速エネルギーが<math>4 ke V、ドーズ量が $3 \times 10^{15}/c$ m 2 、注入角度が0°の条件でイオン注入し、p型ソース/ドレイン10 bを形成する。このとき同時に、ゲート電極6 bにもホウ素がイオン注入される。

[0156]

この場合、ゲート電極 6 b には、前記 4 回の斜めイオン注入に加え、前記注入角度 0° のイオン注入により、2. $5 \times 10^{14} / \mathrm{cm}^2$ の 8 回分に相当する不純物導入及び $3 \times 10^{15} / \mathrm{cm}^2$ の不純物導入がなされ、合計で $5 \times 10^{15} / \mathrm{cm}^2$ のドーズ量のホウ素がイオン注入される。これに対して、 $4 \mathrm{p}$ 型ソース/ドレイン $10 \mathrm{b}$ には、 $3 \times 10^{15} / \mathrm{cm}^2$ のみの不純物導入がなされ、通常のソース/ドレイン形成時と同様のドーズ量のホウ素がイオン注入される。

[0157]

続いて、レジストマスク19を灰化処理等により除去した後、図23(b)に示すように、ゲート電極6a,6b及びソース/ドレイン10a,10bの不純物導入により生じた欠陥を回復させ、更に不純物を活性化させるため、半導体基板1をアニール処理(RTA、1030℃、1秒)する。

[0158]

続いて、図23 (c) に示すように、全面にシリサイド金属、ここではCoを堆積させ、熱処理することによりシリサイド化させた後、未反応のCoを除去することにより、ゲート電極6a,6bの露出面及びソース/ドレイン10a,10bの表面にCoSi₂層23を形成する。

[0159]

しかる後、図23(d)に示すように、全面に層間絶縁膜24を堆積し、コンタクト孔25を介した配線26を形成し、諸々の後工程を経て、CMOSトランジスタを完成させる。

[0160]

以上説明したように、本実施形態によれば、斜め45°からのイオン注入を4方向から実行することにより、不純物濃度をゲート電極6a,6bの方がソース/ドレイン10a,10bよりも高くなるように制御することができる。本例では、ゲート電極6a,6bの不純物濃度がソース/ドレイン10a,10bよりも66%程度増量される。本実施形態では、ソース/ドレイン10a,10bの不純物濃度を通常の場合と変えることなく、ゲート電極6a,6bの不純物濃度を増加させることができる。これにより、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念することなく、ゲート容量とともに短チャネル効果をも向上させ、信頼性の高いCMOSトランジスタが実現される。

[0161]

更に、前記斜めイオン注入を行う際に、レジストマスク35,36によりソース/ドレイン10a,10bにはイオン注入がなされず、ゲート電極6a,6bのみにイオン注入されるため、ゲート電極6a,6bをソース/ドレイン10a,10bよりも確実に高不純物濃度に制御することが可能となる。

[0162]

更に、ソース/ドレイン10a,10b及びゲート電極6a,6bに導入される不純物の量は、第5の実施形態の場合と同じであるにも係わらず、サイドウォール20a,20bの薄膜化のためのオーバーエッチングを省略でき、製造コストを削減することが可能になる。

[0163]

(第7の実施形態)

図25~図27は、第7の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

本実施形態では、先ず第1の実施形態と同様に図4(a)~図5(c)の各工程を経て、ゲート電極6a,6bをパターン形成する。

[0164]

続いて、図25(a)に示すように、n型不純物をn型MOS領域11に対して斜めに注入し、ゲート電極6aの露出面(上面(幅50nm)に不純物を導入する。

[0165]

具体的には、p型MOS領域12を覆いn型ソース/ドレイン10aを斜めイオン注入から保護(防御)する寸法の開口37aを有するレジストマスク37を形成する。ここで、レジストマスク37は高さ120nm程度であり、開口37aはその一端がゲート電極6aの端から80nmとなる領域である。フォトリソグラフィーに際し、開口37aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが4keV、ドーズ量が5×10¹⁴/cm²、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して45°の相異なる各4方向)の斜めイオン注入を実行する。

[0166]

この場合、ゲート電極6aにおいてその上面と一側面の上部位とでほぼ同等の露出面積であるため、上記の条件による1回のイオン注入により、ゲート電極6

aにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のn型ソース/ドレイン10 a はレジストマスク37により当該イオン注入から保護されるため、不純物導入が防止される。

[0167]

続いて、図25 (b) に示すように、連続してレジストマスク37を用い、 n型MOS領域11に n型不純物、ここでは砒素 (As) を加速エネルギーが5 k e V、ドーズ量が6×10 14 /c m 2 の条件で垂直入射にてイオン注入するとともに、 p型不純物、ここではホウ素 (B) を加速エネルギーが10 k e V、ドーズ量が8×10 12 /c m 2 の条件で入射角15°で4方向からイオン注入し、 n型エクステンション層7a及び p型ポケット層8aを形成する。

[0168]

続いて、図25(c)に示すように、p型不純物をp型MOS領域12に対して斜めに注入し、ゲート電極6bの露出面(上面(幅50nm)に不純物を導入する。

[0169]

具体的には、レジストマスク37を灰化処理等により除去した後、n型MOS 領域11を覆いp型ソース/ドレイン10bを斜めイオン注入から保護(防御)する寸法の開口38aを有するレジストマスク38を形成する。ここで、レジストマスク38は高さ120nm程度であり、開口38aはその一端がゲート電極6aの端から80nmとなる領域である。フォトリソグラフィーに際し、開口38aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、p型MOS領域12にp型不純物、ここではホウ素(B)を加速エネルギーが2keV、ドーズ量が3×10¹⁴/cm²、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して45°の相異なる各4方向)のイオン注入を実行する。

[0170]

この場合、上記の条件による1回のイオン注入により、ゲート電極6bにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のp型ソース/ドレイン10bはレジストマスク38により当該イオン注入から保護されるため、不純物導入が防止される。

[0171]

続いて、図25 (d) に示すように、連続してレジストマスク38を用い、P型MOS領域12にP型不純物、ここではホウ素 (B) を加速エネルギーが0. 5 k e V、ドーズ量が6 × 1 0 14 / c m 2 m 2 m 2 m 4 m 5 m 5 k e V、ドーズ量が6 × 1 1 m 4 m 5 m 5 m 6 × 1 m 6 × 1 m 1

[0172]

続いて、図26(a)に示すように、レジストマスク38を灰化処理等により除去した後、エクステンション層7a,7b及びポケット層8a,8bの不純物導入により生じた欠陥を回復させるため、半導体基板1をアニール処理(RTA、1000℃、1秒)する。

[0173]

続いて、図26(b)に示すように、CVD法により全面にシリコン酸化膜(不図示)を堆積し、これを全面異方性エッチングすることにより、ゲート電極6a,6bの両側面のみにシリコン酸化膜を残し、最大幅が80nm程度のサイドウォール9a,9bをそれぞれ形成する。

[0174]

続いて、図26(c)に示すように、p型MOS領域12を覆うレジストマスク18を形成し、n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが8 k e V、ドーズ量が 6×10^{15} / c m^2 、注入角度(基板表面に対して垂直方向の場合を 0° となる。)が 0° の条件でイオン注入し、n型ソース/ドレイン10 a を形成する。このとき同時に、ゲート電極6 a にもリンがイオン注入される。

[0175]

この場合、ゲート電極 6 a には、前記 4 回の斜めイオン注入に加え、前記注入角度 0° のイオン注入により、 $5 \times 10^{14}/c$ m 2 の 8 回分に相当する不純物導入及び $6 \times 10^{15}/c$ m 2 の不純物導入がなされ、合計で $1 \times 10^{16}/c$ m 2 のドーズ量のリンがイオン注入される。これに対して、各 n型ソース/ドレイン 10 a には、 $5 \times 10^{15}/c$ m 2 のみの不純物導入がなされ、通常のソース/ドレイン形成時と同様のドーズ量のリンがイオン注入される。

[0176]

続いて、レジストマスク18を灰化処理等により除去した後、図26 (d)に示すように、n型MOS領域11を覆うレジストマスク19を形成し、p型MOS領域12にp型不純物、ここではホウ素 (B)を加速エネルギーが4keV、ドーズ量が3×10 15 /cm²、注入角度が0°の条件でイオン注入し、p型ソース/ドレイン10bを形成する。このとき同時に、ゲート電極6bにもホウ素がイオン注入される。

[0177]

この場合、ゲート電極 6 b には、前記 4 回の斜めイオン注入に加え、前記注入角度 0°のイオン注入により、2. $5 \times 10^{14}/c$ m²の 8 回分に相当する不純物導入及び $3 \times 10^{15}/c$ m²の不純物導入がなされ、合計で $5 \times 10^{15}/c$ m²のドーズ量のホウ素がイオン注入される。これに対して、各 p 型ソース/ドレイン 10 b には、 $3 \times 10^{15}/c$ m²のみの不純物導入がなされ、通常のソース/ドレイン形成時と同様のドーズ量のホウ素がイオン注入される。

[0178]

続いて、レジストマスク19を灰化処理等により除去した後、図27(a)に示すように、ゲート電極6a,6b及びソース/ドレイン10a,10bの不純物導入により生じた欠陥を回復させ、更に不純物を活性化させるため、半導体基板1をアニール処理(RTA、1030℃、1秒)する。

[0179]

続いて、図27(b)に示すように、全面にシリサイド金属、ここではCoを 堆積させ、熱処理することによりシリサイド化させた後、未反応のCoを除去す ることにより、ゲート電極 6 a, 6 b の露出面及びソース/ドレイン 1 O a, 1 O b の表面に C o S i 2 層 2 3 を形成する。

[0180]

しかる後、図27(c)に示すように、全面に層間絶縁膜24を堆積し、コンタクト孔25を介した配線26を形成し、諸々の後工程を経て、CMOSトランジスタを完成させる。

[0181]

以上説明したように、本実施形態によれば、斜め45°からのイオン注入を4方向から実行することにより、不純物濃度をゲート電極6a,6bの方がソース/ドレイン10a,10bよりも高くなるように制御することができる。本例では、ゲート電極6a,6bの不純物濃度がソース/ドレイン10a,10bよりも66%程度増量される。本実施形態では、ソース/ドレイン10a,10bの不純物濃度を通常の場合と変えることなく、ゲート電極6a,6bの不純物濃度を増加させることができる。これにより、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念することなく、ゲート容量とともに短チャネル効果をも向上させ、信頼性の高いCMOSトランジスタが実現される。

[0182]

更に、前記斜めイオン注入を行う際に、レジストマスク35,36によりソース/ドレイン10a,10bにはイオン注入がなされず、ゲート電極6a,6bのみにイオン注入されるため、ゲート電極6a,6bをソース/ドレイン10a,10bよりも確実に高不純物濃度に制御することが可能となる。

[0183]

更に、ソース/ドレイン10a,10b及びゲート電極6a,6bに導入される不純物の量は、第5の実施形態の場合と同じであるにも係わらず、サイドウォール9a,9bの薄膜化のためのオーバーエッチングを省略でき、エクステンション層7a,7b及びポケット層8a,8bを形成するためのフォトリソグラフィー工程を省略することができ、更なる製造コストの削減が可能になる。

[0184]

(変形例)

ここで、第7の実施形態の変形例について説明する。

図28及び図29は、第7の実施形態における変形例のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

本変形例では、図25(b)と同様に、レジストマスク37を用いたゲート電 極6aへの斜めイオン注入を行う(図28(a))。

[0185]

続いて、図28(b)に示すように、レジストマスク37をトリミングし、開口37aをその一端がゲート電極6aの端から100nmとなるように拡大する

[0186]

この状態で、図28 (c) に示すように、n型MOS領域11にn型不純物、ここでは砒素 (As) を加速エネルギーが5keV、ドーズ量が 6×10^{14} /cm 2 の条件で垂直入射にてイオン注入するとともに、p型不純物、ここではホウ素 (B) を加速エネルギーが10keV、ドーズ量が 8×10^{12} /cm 2 の条件で入射角30°で4方向からイオン注入し、n型エクステンション層7a及びp型ポケット層8aを形成する。

[0187]

続いて、レジストマスク37を灰化処理等により除去した後、図25(c)と同様に、レジストマスク38を用いたゲート電極6bへの斜めイオン注入を行う(図29(a))。

[0188]

続いて、図29(b)に示すように、レジストマスク38をトリミングし、開口37aをその一端がゲート電極6aの端から100nmとなるように拡大する

[0189]

この状態で、図29 (c) に示すように、p型MOS領域12にp型不純物、ここではホウ素 (B) を加速エネルギーが0. 5 keV、ドーズ量が 6×10^{14} / $c \text{ m}^2$ の条件で垂直入射にてイオン注入するとともに、n型不純物、ここでは 砒素 (As) を加速エネルギーが50 keV、ドーズ量が 6×10^{12} / $c \text{ m}^2$ の

条件で入射角30°で4方向からイオン注入し、p型エクステンション層7b及びn型ポケット層8bを形成する。

[0190]

そして、レジストマスク38を灰化処理等により除去した後、第7の実施形態図26及び図27と同様の各工程を経て、CMOSトランジスタを完成させる。

[0191]

本変形例によれば、第7の実施形態の奏する諸効果に加え、前記斜めイオン注入を防止する観点からエクステンション層7a,7b及びn型ポケット層8a,8bのサイズを規制することなく、レジストマスク37,38のトリミングにより高い自由度で所望のサイズに拡張したエクステンション層7a,7b及びn型ポケット層8a,8bを形成することが可能となる。

[0192]

(第8の実施形態)

図30~図32は、第8の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

本実施形態では、先ず第1の実施形態と同様に図4(a)~図5(c)の各工程を経て、ゲート電極6a,6bをパターン形成する(図30(a))。

[0193]

続いて、図30(b)に示すように、n型不純物をn型MOS領域11に対して斜めに注入し、ゲート電極6aの露出面(上面(幅50nm)に不純物を導入する。

[0194]

具体的には、p型MOS領域12を覆いn型ソース/ドレイン10aを斜めイオン注入から保護(防御)する寸法の開口35aを有するレジストマスク35を形成する。ここで、レジストマスク35は高さ120nm程度であり、開口35aはその一端がゲート電極6aの端から80nmとなる領域である。フォトリソグラフィーに際し、開口35aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、n型MOS領域11に

n型不純物、ここではリン(P)を加速エネルギーが4 k e V、ドーズ量が5 × 1 0 14 / c m 2 、注入角度が4 5 。 の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4 回(ゲート長に対して4 5 。 の相異なる各4 方向)の斜めイオン注入を実行する。

[0195]

この場合、ゲート電極6aにおいてその上面と一側面の上部位とでほぼ同等の露出面積であるため、上記の条件による1回のイオン注入により、ゲート電極6aにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のn型ソース/ドレイン10aはレジストマスク35により当該イオン注入から保護されるため、不純物導入が防止される。

[0196]

続いて、図30(c)に示すように、p型不純物をp型MOS領域12に対して斜めに注入し、ゲート電極6bの露出面(上面(幅50nm)に不純物を導入する。

[0197]

具体的には、レジストマスク35を灰化処理等により除去した後、n型MOS 領域11を覆いp型ソース/ドレイン10bを斜めイオン注入から保護(防御)する寸法の開口36aを有するレジストマスク36を形成する。ここで、レジストマスク36は高さ120nm程度であり、開口36aはその一端がゲート電極6aの端から80nmとなる領域である。フォトリソグラフィーに際し、開口36aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、p型MOS領域12にp型不純物、ここではホウ素(B)を加速エネルギーが2keV、ドーズ量が2.5×10¹⁴/cm²、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して45°の相異なる各4方向)のイオン注入を実行する。

[0198]

この場合、上記の条件による1回のイオン注入により、ゲート電極6bにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のp型ソース/ドレイン10bはレジストマスク36により当該イオン注入から保護されるため、不純物導入が防止される。

[0199]

続いて、レジストマスク36を灰化処理等により除去した後、図30(d)に示すように、ゲート電極6a,6bに導入された不純物を十分に拡散させ、且つ十分に活性化させるため、半導体基板1をアニール処理(RTA、1050℃、1秒)する。

[0200]

続いて、図31 (a) に示すように、p型MOS領域12を覆うレジストマスク16を形成し、n型MOS領域11にn型不純物、ここでは砒素(As)を加速エネルギーが5keV、ドーズ量が $6\times10^{14}/\mathrm{cm}^2$ の条件で垂直入射にてイオン注入するとともに、p型不純物、ここではホウ素(B)を加速エネルギーが $10\mathrm{keV}$ 、ドーズ量が $8\times10^{12}/\mathrm{cm}^2$ の条件で入射角 30° で4方向からイオン注入し、n型エクステンション層7a及びp型ポケット層8aを形成する。

[0201]

続いて、レジストマスク16を灰化処理等により除去した後、図31(b)に示すように、n型MOS領域11を覆うレジストマスク17を形成し、p型MOS領域12にp型不純物、ここではホウ素(B)を加速エネルギーが0.5keV、ドーズ量が $6 \times 10^{14}/c$ m^2 の条件で垂直入射にてイオン注入するとともに、n型不純物、ここでは砒素(As)を加速エネルギーが50keV、ドーズ量が $6 \times 10^{12}/c$ m^2 の条件で入射角30°で4方向からイオン注入し、p型エクステンション層7b及びn型ポケット層8bを形成する。

[0202]

続いて、図31(c)に示すように、レジストマスク17を灰化処理等により除去した後、エクステンション層7a,7b及びポケット層8a,8bの不純物

[0203]

続いて、図31(d)に示すように、CVD法により全面にシリコン酸化膜(不図示)を堆積し、これを全面異方性エッチングすることにより、ゲート電極6a,6bの両側面のみにシリコン酸化膜を残し、最大幅が80nm程度のサイドウォール9a,9bをそれぞれ形成する。

[0204]

続いて、図32 (a) に示すように、p型MOS領域12を覆うレジストマスク18を形成し、n型MOS領域11にn型不純物、ここではリン (P) を加速エネルギーが8keV、ドーズ量が $6\times10^{15}/cm^2$ 、注入角度(基板表面に対して垂直方向の場合を 0° となる。)が 0° の条件でイオン注入し、n型ソース/ドレイン10aを形成する。このとき同時に、ゲート電極6aにもリンがイオン注入される。

[0205]

この場合、ゲート電極 6 a には、前記 4 回の斜めイオン注入に加え、前記注入角度 0° のイオン注入により、 $5 \times 10^{14} / \mathrm{cm}^2$ の 8 回分に相当する不純物導入及び $6 \times 10^{15} / \mathrm{cm}^2$ の不純物導入がなされ、合計で $1 \times 10^{16} / \mathrm{cm}^2$ のドーズ量のリンがイオン注入される。これに対して、各 n 型ソース/ドレイン 10 a には、 $6 \times 10^{15} / \mathrm{cm}^2$ のみの不純物導入がなされ、通常のソース/ドレイン形成時と同様のドーズ量のリンがイオン注入される。

[0206]

続いて、レジストマスク18を灰化処理等により除去した後、図32 (b) に示すように、n型MOS領域11を覆うレジストマスク19を形成し、p型MOS領域12にp型不純物、ここではホウ素 (B) を加速エネルギーが4 k e V、ドーズ量が3×10 15 /c m^2 、注入角度が0°の条件でイオン注入し、p型ソース/ドレイン10bを形成する。このとき同時に、ゲート電極6bにもホウ素がイオン注入される。

[0207]

この場合、ゲート電極 6 b には、前記 4 回の斜めイオン注入に加え、前記注入角度 0°のイオン注入により、2. $5 \times 10^{14}/c$ m²の 8 回分に相当する不純物導入及び $3 \times 10^{15}/c$ m²の不純物導入がなされ、合計で $5 \times 10^{15}/c$ m²のドーズ量のホウ素がイオン注入される。これに対して、各 p 型ソース/ドレイン 10 b には、 $3 \times 10^{15}/c$ m²のみの不純物導入がなされ、通常のソース/ドレイン形成時と同様のドーズ量のホウ素がイオン注入される。

[0208]

続いて、レジストマスク19を灰化処理等により除去した後、図32(c)に示すように、ゲート電極6a,6b及びソース/ドレイン10a,10bの不純物導入により生じた欠陥を回復させ、更に不純物を活性化させるため、半導体基板1をアニール処理(RTA、1020℃、1秒)する。このように本例の場合、図30(d)でゲート電極6a,6bに導入した不純物を活性化しているため、アニール温度を1030℃から1020℃に低減させることができるため、エクステンション層7a,7b及びポケット層8a,8bの不純物拡散を抑え、ショートチャネル効果が更に抑制される。

[0209]

続いて、図32(d)に示すように、全面にシリサイド金属、ここではCoを 堆積させ、熱処理することによりシリサイド化させた後、未反応のCoを除去す ることにより、ゲート電極6a,6bの露出面及びソース/ドレイン10a,1 0bの表面にCoSi₂層23を形成する。

[0210]

しかる後、全面に層間絶縁膜24を堆積し、コンタクト孔25を介した配線26を形成し、諸々の後工程を経て、CMOSトランジスタを完成させる。

[0211]

以上説明したように、本実施形態によれば、斜め45°からのイオン注入を4方向から実行することにより、不純物濃度をゲート電極6a,6bの方がソース/ドレイン10a,10bよりも高くなるように制御することができる。本例では、ゲート電極6a,6bの不純物濃度がソース/ドレイン10a,10bよりも66%程度増量される。本実施形態では、ソース/ドレイン10a,10bの

不純物濃度を通常の場合と変えることなく、ゲート電極6a,6bの不純物濃度を増加させることができる。これにより、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念することなく、ゲート容量とともに短チャネル効果をも向上させ、信頼性の高いCMOSトランジスタが実現される。

[0212]

更に、前記斜めイオン注入を行う際に、レジストマスク35,36によりソース/ドレイン10a,10bにはイオン注入がなされず、ゲート電極6a,6bのみにイオン注入されるため、ゲート電極6a,6bをソース/ドレイン10a,10bよりも確実に高不純物濃度に制御することが可能となる。

[0213]

更に、ソース/ドレイン10a,10b及びゲート電極6a,6bに導入される不純物の量は、第5の実施形態の場合と同じであるにも係わらず、サイドウォール9a,9bの薄膜化のためのオーバーエッチングを省略でき、製造コストを削減することが可能になる。それに加えて、ゲート電極6a,6bに前記斜めイオン注入を行った直後に半導体基板1をアニール処理するため、ゲート電極6a,6bのゲート絶縁膜5近傍における不純物濃度を高めることができる。

[0214]

(第9の実施形態)

図33及び図34は、第9の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

本実施形態では、先ず第1の実施形態と同様に図4(a)~図5(c)の各工程を経て、ゲート電極6a,6bをパターン形成する(図33(a))。

[0215]

続いて、図33(b)に示すように、n型不純物をn型MOS領域11に対して斜めに注入し、ゲート電極6aの露出面(上面(幅50nm)に不純物を導入する。

[0216]

具体的には、p型MOS領域12を覆いn型ソース/ドレイン10aを斜めイオン注入から保護(防御)する寸法の開口35aを有するレジストマスク35を

形成する。ここで、レジストマスク35は高さ120nm程度であり、開口35aはその一端がゲート電極6aの端から80nmとなる領域である。フォトリソグラフィーに際し、開口35aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、n型MOS領域11にn型不純物、ここではリン(P)を加速エネルギーが4keV、ドーズ量が5×10 14 / c m2 、注入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して45°の相異なる各4方向)の斜めイオン注入を実行する。

[0217]

この場合、ゲート電極6 a においてその上面と一側面の上部位とでほぼ同等の露出面積であるため、上記の条件による1回のイオン注入により、ゲート電極6 a にはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のn型ソース/ドレイン10 a はレジストマスク35により当該イオン注入から保護されるため、不純物導入が防止される。

[0218]

続いて、図33(c)に示すように、p型不純物をp型MOS領域12に対して斜めに注入し、ゲート電極6bの露出面(上面(幅50nm)に不純物を導入する。

[0219]

具体的には、レジストマスク35を灰化処理等により除去した後、n型MOS 領域11を覆いp型ソース/ドレイン10bを斜めイオン注入から保護(防御) する寸法の開口36aを有するレジストマスク36を形成する。ここで、レジストマスク36は高さ120nm程度であり、開口36aはその一端がゲート電極6aの端から80nmとなる領域である。フォトリソグラフィーに際し、開口36aを形成するときのレチクルの位置合わせを行う場合、STIにより形成するマークの替わりにゲート電極をマークとして用いることにより、位置ずれを低減させることができる。そして、p型MOS領域12にn型不純物、ここではホウ

素 (B) を加速エネルギーが2 ke V、ドーズ量が $2.5 \times 10^{14} / \text{cm}^2$ 、注 入角度が45°の条件でイオン注入する。この場合、前記イオン注入を全て異なる方向から4回(ゲート長に対して45°の相異なる各4方向)のイオン注入を実行する。

[0220]

この場合、上記の条件による1回のイオン注入により、ゲート電極6bにはその上面から一側面の上部位にかけて、注入角度が0°の場合の2回分に相当する不純物導入がなされる。このとき、一対のp型ソース/ドレイン10bはレジストマスク36により当該イオン注入から保護されるため、不純物導入が防止される。

[0221]

続いて、レジストマスク36を灰化処理等により除去した後、図33 (d) に示すように、p型MOS領域12を覆うレジストマスク41を形成し、n型MOS領域11にn型不純物、ここではリン (P) を加速エネルギーが5 keV、ドーズ量が $8 \times 10^{14}/\text{cm}^2$ の条件でイオン注入して、n型ソース/ドレイン43aを形成する。

[0222]

続いて、レジストマスク4 1 を灰化処理等により除去した後、図3 4 (a) に示すように、n型MOS領域 1 1 を覆うレジストマスク4 2 を形成し、p型MOS領域 1 2 にp型不純物、ここではホウ素 (B) を加速エネルギーが 0. 5 k e V、ドーズ量が $8 \times 10^{14}/c$ m 2 の条件でイオン注入して、p型ソース/ドレイン 4 3 b を形成する。

[0223]

続いて、レジストマスク42を灰化処理等により除去した後、図34(b)に示すように、ゲート電極6a,6b及びソース/ドレイン43a,43bに導入された不純物を十分に活性化させるため、半導体基板1をアニール処理(RTA、1030℃、1秒)する。

[0224]

しかる後、全面に層間絶縁膜24を堆積し、コンタクト孔25を介した配線2

6を形成し、諸々の後工程を経て、CMOSトランジスタを完成させる。

[0225]

以上説明したように、本実施形態によれば、斜め45°からのイオン注入を4方向から実行することにより、不純物濃度をゲート電極6a,6bの方がソース /ドレイン10a,10bよりも高くなるように制御することができる。本実施 形態では、ソース/ドレイン10a,10bの不純物濃度を通常の場合と変える ことなく、ゲート電極6a,6bの不純物濃度を増加させることができる。これにより、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念すること なく、ゲート容量とともに短チャネル効果をも向上させ、少ない工程数で信頼性 の高いCMOSトランジスタが実現される。

[0226]

更に、前記斜めイオン注入を行う際に、レジストマスク35,36によりソース/ドレイン10a,10bにはイオン注入がなされず、ゲート電極6a,6bのみにイオン注入されるため、ゲート電極6a,6bをソース/ドレイン10a,10bよりも確実に高不純物濃度に制御することが可能となる。

[0227]

ここで、第1~第9の実施形態におけるゲート電極及びソース/ドレインのドーズ量を以下の表1にまとめて記載する。

[0228]

【表1】

| | nMOS | | 20 M q | |
|---------|------------------------------------|-------------------------|-----------------------------|-------------------------|
| | ゲートに 注入される ドーズ量 | S/Dに 注入される ドーズ量 | ゲートに 注入される ドーズ量 | S/Dに 注入される ドーズ量 |
| 従来 | $6 \times 10^{15} (1/\text{cm}^2)$ | 6×10^{15} | 3×10^{15} | 3×10^{15} |
| 第1の実施形態 | $7.5 \times 10^{15} (1a)$ | $6 \times 10^{15} (1b)$ | 3. $75 \times 10^{15} (1c)$ | $3 \times 10^{15} (1d)$ |
| 変形例 | 7. 5×10^{15} (2a) | $6 \times 10^{15} (2b)$ | 3. $75 \times 10^{15} (2c)$ | $3 \times 10^{15} (2d)$ |
| 第3の実施形態 | $9 \times 10^{15} (3a)$ | $6 \times 10^{15} (3b)$ | $4.5 \times 10^{15} (3c)$ | $3 \times 10^{15} (3d)$ |
| 第4の実施形態 | $8 \times 10^{15} (4a)$ | $6 \times 10^{15} (4b)$ | $4 \times 10^{15} (4c)$ | $3 \times 10^{15} (4d)$ |
| 変形例 | 8 × 10 ¹⁵ (5a) | $6 \times 10^{15} (5b)$ | $4 \times 10^{15} (5c)$ | $3 \times 10^{15} (5d)$ |
| 第5の実施形態 | $1 \times 10^{16} (6a)$ | $6 \times 10^{15} (6b)$ | $5 \times 10^{15} (6c)$ | $3 \times 10^{15} (6d)$ |

- (1a) 4.5×10¹⁵+5×10¹⁴×6回分
- (2a) 5.5×10¹⁵+5×10¹⁴×4回分
- (3a) 5×10¹⁵+5×10¹⁴×8回分
- (4a) $5 \times 10^{15} + 5 \times 10^{14} \times 6 回分$
- (5a) 6×10¹⁵+5×10¹⁴×4回分
- (6a) 6×10¹⁵+5×10¹⁴×8回分

- (1b) 4.5×10¹⁵+5×10¹⁴×3回分
- (2b) 5.5×10¹⁵+5×10¹⁴×1回分
- (3b) 5×10¹⁵+5×10¹⁴×2回分
- (4b) 5×10¹⁵+5×10¹⁴×2回分
- (5b) 6×10^{15}
- (6b) 6×10^{15}
- (1c) 2.25×10¹⁵+2.5×10¹⁴×6回分
- (2c) 2.75×10¹⁵+2.5×10¹⁴×4回分
- (3c) 2.5×10¹⁵+2.5×10¹⁴×8回分
- (4c) 2.5×10¹⁵+2.5×10¹⁴×6回分
- (5c) $3 \times 10^{15} + 2.5 \times 10^{14} \times 4$ 回分
- (6c) 3×10¹⁵+2.5×10¹⁴×8回分
- (1d) 2.25×10¹⁵+2.5×10¹⁴×3回分
- (2d) 2.75×10¹⁵+2.5×10¹⁴×1回分
- (3d) 2.5×10¹⁵+2.5×10¹⁴×2回分
- (4d) 2.5×10¹⁵+2.5×10¹⁴×2回分
- $(5d) 3 \times 10^{15}$
- (6d) 3×10^{15}

[0229]

- 斜めイオン注入のレジストマスク及びゲート電極の具体的配置条件-

ここで、上述した第4~第9の実施形態について、前記斜めイオン注入を行う際のレジストマスクの配置ルール、及び前記斜めイオン注入を見込んだゲート電極の配置ルールについて説明する。

[0230]

「第4, 第5の実施形態の場合]

第4,第5の実施形態において、ゲート電極6a,6b(以下、単にゲート電極と言う)に対するレジストマスク31~34(以下、単にレジストマスクと言

う)のルールの決め方を図35に示す。ここで、Rp1は斜め注入の不純物を遮るのに十分なサイドウォール9a,9b(以下、単にサイドウォールと言う)の長さ、Rp2は斜め注入の不純物を遮るために十分なレジストマスクの長さとする。

[0231]

先ず、オーバーエッチング後のサイドウォールの形状から、斜めイオン注入によるサイドウォール中の不純物の飛程が R p 1 より長くなるように L 1 'を決定する。次に、イオン注入によるレジストマスク中の飛程が R p 2 より長くなるように L 1 "を決定する。そして、 L 1 'と L 1 "との短い方を L 1 として、 ゲート電極とレジストパターンの位置合わせ誤差 Δ L を考慮して、 ゲート電極とレジストマスクの距離のルールを L 1 - Δ L とする。

[0232]

第4, 第5の実施形態において、ゲート電極が並ぶ場合のルールの決め方を図 36, 図37に示す。

ここで、Rp3は斜めイオン注入の不純物を遮るのに十分なゲート電極の長さとする。

[0233]

先ず、オーバーエッチング後のサイドウォールの形状から、斜めイオン注入によるサイドウォール中の不純物の飛程がRplより長くなるようにL2'を定義する。次に、斜めイオン注入によるゲート電極中の不純物の飛程がRp3より長くなるようにL2''を定義する。そして、L2'とL2'''との短い方をL2とする。ここで、レジストパターン111が形成できる最小幅をL3として、隣接するゲート電極の間隔が2(L1-ΔL)+L3より長いときには、隣接するゲート電極間に図37のルールでレジストパターン111を形成する。

[0234]

他方、隣接するゲート電極の間隔が上記の2(L1-ΔL)+L3より短く、 且つL2より長いときには、隣接するゲート電極間を幅L3のレジストパターン 111で埋める必要がある。隣接するゲート電極の間隔がL2より短いときには 、隣接するゲート電極間にレジストパターン111を形成する必要はない。 [023.5]

「第6~第9の実施形態の場合]

第6~第9の実施形態において、ゲート電極に対するレジストマスク35~38,41,42(以下、単にレジストマスクと言う)のルールの決め方を図38に示す。ここで、Rp2は斜めイオン注入の不純物を遮るのに十分なレジストマスクの長さ、Rp3は斜めイオン注入の不純物を遮るのに十分なゲート電極の長さとする。

[0236]

先ず、レジストマスク中の飛程がRp2より長くなるようにL1"を決定する。次に、ゲート電極中の飛程がRp3より長くなるようにL1"がを決定する。そして、L1"とL1"がとの短い方をL1として、ゲート電極とレジストマスクの位置合わせ誤差 ΔL を考慮して、ゲート電極とレジストマスクの距離のルールを $L1-\Delta L$ とする。

[0237]

第6~第9の実施形態において、ゲート電極が並ぶ場合のルールの決め方を図39,図40に示す。ここで、Rp3は斜めイオン注入の不純物を遮るのに十分なゲート電極の長さとする。

[0238]

先ず、斜めイオン注入によるゲート電極中の不純物の飛程がRp3より長くなるようにL2を定義する。次に、隣接するゲート電極の間隔が2(L1-ΔL)+L3より長いときには、隣接するゲート電極間に図40のルールでレジストマスクの一部であるレジストパターン111を形成する。L3はレジストパターン111が形成できる最小幅である。

[0239]

他方、隣接するゲート電極の間隔が上記の2(L1-ΔL)+Lより短く、且 つL2より長いときには、隣接するゲート電極間を幅L3のレジストパターン1 11で埋める必要がある。隣接するゲート電極の間隔がL2より短いときには、 隣接するゲート電極間にレジストパターン111を形成する必要はない。

[0240]

(その他の実施形態)

本実施形態では、図35~図40で説明したルールでレジストマスクを作製するCADソフトを実現する。これにより、斜め注入で導入する不純物がソース/ドレイン領域に入るのを抑えるレジスト用のレチクルを簡便に作成することが可能になる。これは、例えばコンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。

[0241]

具体的に、前記プログラムは、例えばCD-ROMのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、CD-ROM以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワーク(LAN、インターネットの等のWAN、無線通信ネットワーク等)システムにおける通信媒体(光ファイバ等の有線回線や無線回線等)を用いることができる。

[0242]

また、コンピュータが供給されたプログラムを実行することにより上述の実施 形態の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼 働しているOS(オペレーティングシステム)或いは他のアプリケーションソフ ト等と共同して上述の実施形態の機能が実現される場合や、供給されたプログラ ムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニット により行われて上述の実施形態の機能が実現される場合も、かかるプログラムは 本発明に含まれる。

[0243]

例えば、図41は、一般的なパーソナルユーザ端末装置の内部構成を示す模式 図である。この図41において、1200はコンピュータPCである。PC12 00は、CPU1201を備え、ROM1202又はハードディスク(HD)1 211に記憶された、或いはフレキシブルディスクドライブ(FD)1212よ り供給されるデバイス制御ソフトウェアを実行し、システムバス1204に接続 される各デバイスを総括的に制御する。

[0244]

以下、本発明の諸態様を付記としてまとめて記載する。

[0245]

(付記1)半導体基板の上方にゲート電極をパターン形成する第1の工程と、 前記ゲート電極の両側面のみを覆うサイドウォールを形成する第2の工程と、 前記サイドウォールの上部位を除去し、前記ゲート電極の両側面の一部を露出 させる第3の工程と、

前記ゲート電極に前記半導体基板の表面に対して斜めに不純物を導入する第4 の工程と

を含むことを特徴とする半導体装置の製造方法。

[0246]

(付記2)前記第4の工程における前記斜めからの不純物導入を方向を変えて 複数回行うことを特徴とする付記1に記載の半導体装置の製造方法。

[0247]

(付記3)前記第4の工程において前記サイドウォールの上部位を除去する際に、前記サイドウォールと前記半導体基板に形成された素子分離構造とのエッチングレートを相異ならしめるように、前記サイドウォールと前記素子分離構造とを相異なる材質で形成することを特徴とする付記1又は2に記載の半導体装置の製造方法。

[0248]

(付記4)前記第4の工程の後、前記サイドウォールを再び前記ゲート電極の両側面を覆う大きさに形成することを特徴とする付記1~3のいずれか1項に記載の半導体装置の製造方法。

[0249]

(付記5)前記第4の工程において、前記ゲート電極の両側におけるソース/ドレイン形成部位を前記斜めからの不純物導入から保護する寸法の開口を有するマスクを形成し、前記斜めからの不純物導入を行うことを特徴とする付記1~4

のいずれか1項に記載の半導体装置の製造方法。

[0250]

(付記6)前記第1の工程の後、前記第2の工程の前に、前記ゲート電極の両側におけるソース/ドレイン形成部位に不純物を浅く導入する第5の工程と、

前記第2の工程の後、前記ソース/ドレイン形成部位に不純物を深く導入する 第6の工程と

を更に含むことを特徴とする付記1~5のいずれか1項に記載の半導体装置の 製造方法。

[0251]

(付記7)前記第4の工程における前記斜めからの不純物導入の加速エネルギーを前記第6の工程における不純物導入の加速エネルギーよりも低く設定することを特徴とする付記6に記載の半導体装置の製造方法。

[0252]

(付記8)前記第4の工程における前記斜めからの不純物導入の角度を45°とすることを特徴とする付記1~7のいずれか1項に記載の半導体装置の製造方法

[0253]

(付記9)半導体基板の上方にゲート電極をパターン形成する第1の工程と、 前記ゲート電極を露出させる開口を有するマスクを形成する第2の工程と、

前記ゲート電極に前記半導体基板の表面に対して斜めに不純物を導入する第3 の工程と

を含み、

前記第2の工程において、前記マスクの前記開口を、前記ゲート電極の両側に おけるソース/ドレイン形成部位を前記斜めからの不純物導入から保護する寸法 に形成することを特徴とする半導体装置の製造方法。

[0254]

(付記10)前記第3の工程における前記斜めからの不純物導入を行った後、 前記マスクを用いて前記ソース/ドレイン形成部位に不純物を浅く導入する第4 の工程と、 前記ゲート電極の両側面のみを覆うサイドウォールを形成し、前記ソース/ドレイン形成部位に不純物を深く導入する5の工程と

を更に含むことを特徴とする付記9に記載の半導体装置の製造方法。

[0255]

(付記11)前記第3の工程における前記斜めからの不純物導入の加速エネルギーを前記第5の工程における不純物導入の加速エネルギーよりも低く設定することを特徴とする付記10に記載の半導体装置の製造方法。

[0256]

(付記12)前記第3の工程における前記斜めからの不純物導入の角度を45°とすることを特徴とする付記9~11のいずれか1項に記載の半導体装置の製造方法。

[0257]

(付記13) ゲート電極及びソース/ドレインを有する半導体装置であって、前記ゲート電極の両側面の下部位のみを覆うサイドウォールを含み、前記ゲート電極の露出表面にシリサイド膜が形成されており、前記ゲート電極は前記ソース/ドレインと同一導電型の不純物を含有し、前記ゲート電極の不純物濃度が、前記ソース/ドレインの不純物濃度よりも高いことを特徴とする半導体装置。

[0258]

(付記14)前記シリサイド膜は、前記ゲート電極の上面から両側面の上部位 にかけて形成されていることを特徴とする付記13に記載の半導体装置。

[0259]

(付記15)前記サイドウォールは、酸化膜のみからなることを特徴とする付記13又は14に記載の半導体装置。

[0260]

(付記16)ゲート電極に半導体基板の表面に対して斜めに不純物を導入する に際して、

前記半導体基板を覆うレジストに、前記ゲート電極の両側におけるソース/ドレイン形成部位を前記斜めからの不純物導入から保護する寸法の開口を自動形成する手順をコンピュータに実行させるためのプログラム。

[0261]

(付記17)付記16に記載のプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。

[0262]

【発明の効果】

本発明によれば、ソース/ドレインの不純物濃度を増加させることなくゲート電極中の不純物濃度を高め、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸念することなく、ゲート容量とともに短チャネル効果をも向上させ、ゲート空乏化を抑えてオン電流を増加させることが可能となる。

【図面の簡単な説明】

【図1】

第1の手法の主要原理を示す概略断面図である。

【図2】

第2の手法の主要原理を示す概略断面図である。

【図3】

第1の手法と第2の手法とを組み合わせた例を示す概略断面図である。

【図4】

第1の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図5】

図4に引き続き、第1の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図6】

図5に引き続き、第1の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図7】

図6に引き続き、第1の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図8】

図7に引き続き、第1の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図9】

斜めイオン注入を行う様子を示す概略平面図である。

【図10】

第1の実施形態のCMOSトランジスタの変形例を工程順に示す概略断面図である。

【図11】

第2の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

【図12】

第3の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

【図13】

図12に引き続き、第3の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図14】

斜めイオン注入を行う様子を示す概略平面図である。

【図15】

第4の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

【図16】

図15に引き続き、第4の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図17】

斜めイオン注入を行う様子を示す概略平面図である。

【図18】

第5の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

【図19】

図18に引き続き、第5の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図20】

斜めイオン注入を行う様子を示す概略平面図である。

【図21】

第6の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

【図22】

図21に引き続き、第6の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図23】

図22に引き続き、第6の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図24】

斜めイオン注入を行う様子を示す概略平面図である。

【図25】

第7の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

【図26】

図25に引き続き、第7の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図27】

図26に引き続き、第7の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図28】

第7の実施形態における変形例のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

【図29】

図28に引き続き、第7の実施形態における変形例のCMOSトランジスタの 製造方法における主要工程を順に示す概略断面図である。

【図30】

第8の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

【図31】

図30に引き続き、第8の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図32】

図31に引き続き、第8の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図33】

第9の実施形態のCMOSトランジスタの製造方法における主要工程を順に示す概略断面図である。

【図34】

図33に引き続き、第9の実施形態のCMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図35】

第4, 第5の実施形態において、ゲート電極に対するレジストマスクのルール の決め方を示す模式図である。

【図36】

第4, 第5の実施形態において、ゲート電極が並ぶ場合のルールの決め方を示す模式図である。

【図37】

第4, 第5の実施形態において、ゲート電極が並ぶ場合のルールの決め方を示す特性図である。

【図38】

第6~第9の実施形態において、ゲート電極に対するレジストマスクのルール の決め方を示す模式図である。

【図39】

第6~第9の実施形態において、ゲート電極が並ぶ場合のルールの決め方を示す模式図である。

【図40】

第6~第9の実施形態において、ゲート電極が並ぶ場合のルールの決め方を示す特性図である。

【図41】

一般的なパーソナルユーザ端末装置の内部構成を示す模式図である。

【符号の説明】

- 1,101 半導体基板
- 2 STI素子分離構造
- 3 pウェル
- 4 nウェル
- 5 ゲート絶縁膜
- 6 a, 6 b, 1 0 2 ゲート電極
- 7 a, 7 b エクステンション層
- 8 a, 8 b ポケット層
- 9a, 9b, 20a, 20b, 103 サイドウォール
- 10a, 10b, 43a, 43b ソース/ドレイン
- 11 n型MOS領域
- 12 p型MOS領域
- 13, 14, 16, 17, 18, 19, 21, 22, 31, 32, 33, 34,
- 35, 36, 37, 38, 41, 42, 105 レジストマスク
- 15 多結晶シリコン膜
- 23 CoSi₂層
- 24 層間絶縁膜
- 25 コンタクト孔
- 26 配線
- 27 シリコン酸化膜

特2002-254672

31a, 32a, 33a, 34a, 35a, 36a, 37a, 38a, 41a,


42a, 105a 開口

104 S/D領域


111 レジストパターン

【書類名】 図面


【図1】



【図2】





【図3】





【図4】

第1の実施形態













【図5】

第1の実施形態











(d) nMOS エクステンション、ポケットのイオン注入

【図6】

第1の実施形態




(a) pMOS エクステンション、ポケットの注入




(b) アニール(RTA, 1000C, 1sec)


【図7】




【図8】




【図9】







【図10】




【図11】




【図12】




【図13】




【図14】







【図15】




【図16】




【図17】




【図18】




【図19】




【図20】



【図21】




【図22】




出証特2003-3005482


【図23】




【図24】



【図25】





【図26】




【図27】

第7の実施形態









【図28】

第7の実施形態の変形例


レジストのトリミングにより、ポケットが レジストの影になるのを抑えられる。 ポケットの注入角に対する制約が緩和される。



(a) nMOSゲートの注入(P 4keV 5E14x4 45deg)




(b) レジストのトリミング(20nm)




(c) nMOS エクステンション(Odeg)、ポケット(30deg)の注入

【図29】


第7の実施形態の変形例



(a) pMOSゲートの注入(B 2keV 2.5E14x4 45deg)




(b) レジストのトリミング(20nm)




(c) pMOS エクステンション(Odeg)、ポケット(30deg)の注入

【図30】


第8の実施形態




(a) nポリシリコンのエッチング



(b) nMOSゲートの注入(P 4keV 5E14x4 45deg)




(c) pMOSゲートの注入(B 2keV 2.5E14x4 45deg)





【図31】

第8の実施形態




(a) nMOS エクステンション、ポケットのイオン注入







(c) アニール(RTA, 1000C, 1sec)



【図32】




【図33】




【図34】


第9の実施形態



(a) pMOS SDのイオン注入




(b) アニール(RTA, 1030C, 1sec)



【図35】


第4,5の実施形態のレジストマスクのルール




Rb1:斜め注入の不純物を遮るのに十分なサイドウォールの長さRb2:斜め注入の不純物を遮るのに十分なレジストの長さ∇F:ゲート電極とレジストパターンの位置合わせ誤差「1=min([1', [1]")

レジスト・ポリ間隔=L1- ∆L

【図36】



【図37】




【図38】

レジスト・ポリ間隔 第6,8の実施形態のレジストマスクのルール 斜め注入の飛跡 下電極 レジスト・ポリ間隔 ルナ ₹\$ 斜め注入の飛跡 レジストマスク


Kb2:斜め注入の不純物を遮るのに十分なレジストの長さKb3:斜め注入の不純物を遮るのに十分なゲート電極の長さ∇F:ゲート電極 とレジストパターンの位置合わせ誤差「1=min([1], [1]])

レジスト・ポリ間隔=L1- ΔL


【図39】



【図40】



【図41】



【書類名】 要約書

【要約】

【課題】 ソース/ドレインの不純物濃度を増加させることなくゲート電極中の 不純物濃度を高め、ゲート電極形状の変動に起因するしきい値電圧の変動等を懸 念することなく、ゲート容量とともに短チャネル効果をも向上させる。

【解決手段】 オーバーエッチングされたサイドウォール103をマスクとし、 ソース/ドレインと同一導電型の不純物を半導体基板101の表面に対して斜め に注入し、ゲート電極102の露出面に不純物を導入する。このとき、ゲート電 極102には上面及び一側面の上部位の双方に、不純物導入がなされ、S/D領 域104にはその一方に1回分の不純物導入がなされ、他方には導入されないか 、或いは若干導入されるものの、殆ど影響はない。

【選択図】 図1

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社